• 전기학회논문지P
• /
• 제66권4호
• /
• pp.229-235
• /
• 2017

Until now, a study on a ubiquitous sensor network has been mainly concentrated in the areas of sensor nodes, and as a results, technologies related with sensor node were greatly developed. Despite of many achievements on research and development for a sensor node, a ubiquitous sensor network may failed to establish the actual service environment because variety of restrictions. In order to provide a actual service using a ubiquitous sensor networks applied to many results on research and development for a sensor nodes, a study on a wired/wireless composite router must be carried out. However a study on a wired/wireless composite router is relatively very slow compared with the sensor node. In this study, developed a high-performance router platform supporting IPv6 that can provide high-speed wired/wireless interface and QoS, and it can provide the multimedia service Interlocking the wireless sensor network and the Internet network. To analysis a given network environment and to develop the appropriate hardware and software in accordance with this requirement.

• 정보처리학회논문지A
• /
• 제10A권5호
• /
• pp.453-462
• /
• 2003

리우터의 IP 주소검색은 라우터에 도착한 IP 패킷의 목적지 주소를 이용하여 적절한 출력링크를 검색하고 결정하는 것이다. IP 주소검색은 라우터 성능의 병목지점 중의 하나로써 고속 백본망에 필요한 초고속 라우터 개발에 필수적인 부분이다. 본 논문은 보통의 펜티엄 CPU에서 능동적인 트라이(Trie) 압축기법을 이용하여 작은 메모리만으로 기가비트급 IP 주소검색을 실시할 수 있는 동적 트라이 압축(Dynamic Trie Compression) 자료구조를 소개한다. DTC 자료구조는 트라이를 압축하여 포워딩 테이블을 만들 때 테이블의 크기와 검색속도의 상관관계를 고려하여 능동적으로 테이블의 크기를 선태할 수 있다. 또한 트라이를 압축할 때 트라이의 구조를 반영하여 자료구조의 크기를 최소화함으로써 포워딩 테이블에 대한 IP 주소검색이 고속의 SRAM 캐시 검색이 되도록 한다. 실험결과에서 DTC 자료구조는 다양한 라우팅 테이블에 대해 능동적으로 최적의 압축을 제공함으로써 보통의 펜티엄 CPU에서 최대 $12.5{\times}10^5$ LPS(Lookup per second)를 기록하였다.

• 융합보안논문지
• /
• 제3권3호
• /
• pp.91-97
• /
• 2003

최근 인터넷 사용자의 증가와 빠른 기술 개발로 인해서 많은 보안상의 문제가 발생하고 있다. 인터넷 망 자체가 보안보다는 속도를 중시한 구조이기 때문에 원천적으로 악의적인 공격에 취약한 구조를 가지고 있고, 이를 노리는 공격은 컴퓨팅 능력의 향상에 힘입어 점점 고도화, 지능화되어가고 있다. 본 논문에서는 네트워크 상에서 효과적으로 침입자를 역추적하는 방법을 제안하고, 필요한 기능 구성요소에 대해 논한다. 제안한 선택적 라우터를 이용한 역추적 시스템에서는 관리가 가능한 라우터들과 매니저 시스템으로 망을 구성하여 역추적을 작업을 수행한다. 선택된 라우터는 모든 패킷에 자신의 라우터 ID를 마킹하여 효과적으로 공격경로를 재구성할 수 있고, 그 피해를 줄일 수 있는 장점을 가지고 있다.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2004년도 추계학술대회 논문집
• /
• pp.902-907
• /
• 2004

In this paper, a multi-step optimization using a G.A. (Genetic Algorithm) with variable penalty function is introduced to the structural design optimization of a 5-head route machine. Our design procedure consist of two design optimization stage. The first stage of the design optimization is static design optimization. The following stage is dynamic design optimization stage. In the static optimization stage, the static compliance and weight of the structure are minimized simultaneously under some dimensional constraints and deflection limits. On the other hand, the dynamic compliance and the weight of the machine structure are minimized simultaneously in the dynamic design optimization stage. As the results, dynamic compliance of the 5-head router machine was decreased by about 37％ and the weight of the structure was decreased by 4.48％ respectively compared with the simplified structure model.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 The Seoul International Simulation Conference
• /
• pp.440-443
• /
• 2001

As inter-network traffics grows rapidly, the router systems as a network component becomes to be capable of not only wire-speed packet processing but also plentiful programmability for quality services. A network processor technology is widely used to achieve such capabilities in the high-end router. Although providing two such capabilities, the network processor can't support a deep packet processing at nominal wire-speed. Considering QoS may result in performance degradation of processing packet. In order to achieve foster processing, one chipset of network processor is occasionally not enough. Using more than one urges to consider a problem that is, for instance, an out-of-order delivery of packets. This problem can be serious in some applications such as voice over IP and video services, which assume that packets arrive in order. It is required to develop an effective packet processing mechanism leer using more than one network processors in parallel in one linecard unit of the router system. Simulation analysis is also needed for verifying the mechanism. We propose the packet processing mechanism consisting of more than two NPs in parallel. In this mechanism, we use a load-balancing algorithm that distributes the packet traffic load evenly and keeps the sequence, and then verify the algorithm with simulation analysis. As a simulation tool, we use DEVSim++, which is a DEVS formalism-based hierarchical discrete-event simulation environment developed by KAIST. In this paper, we are going to show not only applicability of the DEVS formalism to hardware modeling and simulation but also predictability of performance of the load balancer when implemented with FPGA.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1847-1850
• /
• 2002

In this paper, MPLS Router module supporting Differentiated Service(Diffserv) for quality of Service (QoS) and High-speed switching is proposed and implemented. And we compare and analyze the proposed architecture with the conventional one in terms of CLR (Cell Loss Rate) and average delay. Switch is an extended system of Queue of each VOQ and PHB in the manner of Input Queuing for QoS. Algorithm, Priority-iSLIP is used for its scheduling algorithm. The proposed architecture is modeled in C++ and verified.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.445-448
• /
• 2000

This paper considers a scheduling algorithm for high-speed routers, where the router has an N x N port input-queued switch and the input queues are composed of N VOQ(Virtual Output Queue)s at each input port. The major concern of the paper is on the scheduling mechanism for the router. The paper discusses the preferred levels of the performance measures and then develope a non-linear mixed integer programming. Additionally, the paper suggests a heuristic scheduling algorithm for efficient and effective switching.

• 정보처리학회논문지C
• /
• 제10C권1호
• /
• pp.71-76
• /
• 2003

인터넷 사용자의 증가와 인터넷을 이용한 전자상거래(E-commerce)의 확산 그리고 네트워크 게임 등으로 인해 인터넷상의 사용자 데이터는 끊임없이 증가하고 있는 상태이다. 이러한 인터넷의 확산을 지원하기 위해 고속 통신을 가능하게 할 초고속 라우터가 상용화되는 추세이다. 고속의 패킷 라우팅 처리를 위해 고안된 라우터 구조를 살펴보면, 라인 인터페이스와 호스트 프로세서는 각각 제어용 프로세서를 가지고 있어 독립된 디바이스로 동작하며 패킷 스위칭과 고속의 패킷 포워딩, 신속한 FIB(Forwarding Information Base)처리 등을 구현하고 있다. 본 논문에서는 라우팅 정보를 관리하는 유니캐스트 및 멀티캐스트 라우팅 프로토콜과 OAM(Operation And Maintenance) 관련 패킷을 비포워딩(nonforwarding) 패킷으로 정의하고, 이를 처리하는 라인 인터페이스와 호스트 프로세서에서의 소프트웨어 구조를 제시하였다. 또한 분산 시스템에 요구되는 프로세서 간의 통신 메커니즘으로 프로세서간 통신 처리용 프로토콜(Inter-Processor Communication Message Protocol)을 설계 및 적용하여 기존의 UDP/IP를 이용하는 통신 메커니즘에 비해 성능이 향상됨을 확인하였다.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1096-1101
• /
• 2004

급증하는 인터넷 이용자로 인한 인터넷 트래픽의 폭발적인 증가는 라우터에서 패킷 전달의 병목현상을 일으켜 망의 성능에 큰 영향을 미치고 있다. 이러한 문제점을 해결하기 위해 고속 대용량 라우터 시스템은 분산형 시스템 구조를 갖는다. 분산형 라우터 시스템은 메인카드 프로세서에서 라우팅 테이블(Routing Table)을 관리하고 IPC(Inter processor Communication)를 통해 라인카드 프로세서로 포워딩테이블(Forwarding Table)을 전달하게 함으로서 패킷처리가 분산되어 wire-speed로의 포워딩 기능을 가능하게 하여 망의 성능을 개선시키는 효과를 갖는다. 이와 같은 프로세서의 분산은 각종 정보의 원활한 교환을 위해 IPC 기능을 필요로 하며, 특히 이더넷을 이용한 IPC의 구성은 비용 대비효과 측면에서 주로 사용되고 있다. 그러나 IPC를 통해서 처리하여야만 하는 OAM(Operation, Administration and Maintenance) 및 상위 프로토콜 관련 패킷의 증가로 IPC의 처리에서 병목현상이 발생하게 되었다. 본 논문에서는 기존 IPC의 TCP/IP(또는 UDP/IP)를 통한 2-계층 처리를 단일계층에서 처리할 수 있는 구조인 R-IPC(Reduced IPC) 프로토콜을 제안함으로써 평균 10%이상의 패킷처리 성능개선을 가져왔다.

• ETRI Journal
• /
• 제30권2호
• /
• pp.183-193
• /
• 2008

In this paper, we propose quality of service mechanisms for flow-based routers which have to handle several million flows at wire speed in high-speed networks. Traffic management mechanisms are proposed for guaranteed traffic and non-guaranteed traffic separately, and then the effective harmonization of the two mechanisms is introduced for real networks in which both traffic types are mixed together. A simple non-work-conserving fair queuing algorithm is proposed for guaranteed traffic, and an adaptive flow-based random early drop algorithm is proposed for non-guaranteed traffic. Based on that basic architecture, we propose a dynamic traffic identification method to dynamically prioritize traffic according to the traffic characteristics of applications. In a high-speed router system, the dynamic traffic identification method could be a good alternative to deep packet inspection, which requires handling of the IP packet header and payload. Through numerical analysis, simulation, and a real system experiment, we demonstrate the performance of the proposed mechanisms.