• 제목/요약/키워드: High-Speed implementation

검색결과 1,120건 처리시간 0.034초

CC-NUMA 시스템을 위한 진단 소프트웨어 개발

  • 정태일;정낙주;김주만;김해진
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제6권1호
    • /
    • pp.82-92
    • /
    • 2000
  • 본 논문에서는 CC-NUMA 시스템을 위한 진단 소프트웨어에 대한 구현 방법 및 결과를 소개하였다. CC-NUMA 구조는 두 대 이상의 SMP 시스템들에 캐쉬 일관성을 유지하기 위한 하드웨어를 장착하고, 이들을 고속 연결망으로 연결함으로써 시스템의 성능 및 확장성을 향상시켜 준다. 그러나, CC-NUMA 시스템은 운용체제 측면에서는 단일 시스템 이미지로서 보여지는 반면, 하드웨어 구조와 밀접한 진단 소프트웨어에서는 이를 별개의 시스템으로 고려해야 한다. 이와 같은 구조 때문에 기존의 상용 관리 소프트웨어로는 CC-NUMA 시스템에 대한 진단 및 관리를 하기 어렵다. 또한, TCO(Total Cost of Ownership) 절감 측면에서 최근 대두되고 있는 원격 진단 및 관리의 필요성이 증가하고 있다. 본 논문에서는 이러한 요구사항에 따라 CC-NUMA 구조에 적합한 진단 소프트웨어 모듈을 설계하였으며, 원격 진단 및 관리가 용이한 클라이언트-서버 구조의 진단 메커니즘을 제시하였다. 또한, 관리자가 어느 시스템에서도 서버에 접근할 수 있는 접근성을 향상시키기 위하여 자바 기반 사용자 인터페이스를 채택하였다.

  • PDF

고성능 CNN 기반 지정맥 인증 시스템 구현 (Implementation of Finger Vein Authentication System based on High-performance CNN)

  • 김경래;최홍락;김경석
    • 한국인터넷방송통신학회논문지
    • /
    • 제21권5호
    • /
    • pp.197-202
    • /
    • 2021
  • 지정맥을 이용한 생체인식기술은 높은 보안성, 편리성과 정확성으로 많은 관심을 받고 있으며 최근 딥러닝 기술의 발달로 인해 더욱 인증에 대한 인식 오류율 및 정확도가 향상되었다. 하지만 학습 데이터는 일정한 순서나 방법이 아닌 실제 데이터의 부분 집합으로, 결과가 일정하지 않아 데이터양과 인공신경망의 복잡도를 고려해야 한다. 본 논문에서는 지정맥 인식기의 높은 정확도와 인증 시스템 성능 향상을 위해 Inception-ResNet-v2의 딥러닝 모델을 활용하였으며 DenseNet-201의 딥러닝 모델과 성능을 비교 분석하였다. 시뮬레이션은 전북대의 MMCBNU_6000과 직접 촬영한 지정맥 영상을 사용하고 지정맥 인증 시스템에 이미지를 가공하는 과정은 없으며 생체인증 척도인 EER을 추출하여 성능 결과를 확인한다.

디젤엔진의 Urea-SCR 시스템에 의한 NH3/NOx 비율 및 촉매 방식이 NOx 저감에 미치는 영향에 관한 융합연구 (A Convergence Study on the Effects of NH3/NOx Ratio and Catalyst Type on the NOx Reduction by Urea-SCR System of Diesel Engine)

  • 윤흥수;류연승
    • 한국융합학회논문지
    • /
    • 제10권4호
    • /
    • pp.131-138
    • /
    • 2019
  • 디젤엔진은 열효율이 높고 연비가 좋으며 CO, HC 및 $CO_2$의 배출량이 낮은 등 가솔린 엔진보다 상당한 장점이 있다. 그러나 디젤엔진은 배기가스 중에 $O_2$ 농도가 높기 때문에 NOx 저감이 어렵고, 삼원촉매를 적용하기 어렵다. Urea-SCR과 LNT는 디젤엔진에서 NOx를 연속적으로 저감하는데 활용 가능한 두 기술이다. 디자인 엔진에 Urea-SCR 시스템을 구현함으로써 2.5l 이상 엔진에서 Euro-6의 강화된 NOx 기준을 충족시킬 수 있게 되었다. 본 연구에서는 엔진 회전속도, 부하, 촉매 방식 및 $NH_3$/NOx 비율에 따른 NOx 저감 특성을 연구하여 NOx 저감을 극대화하는 조건을 제시하고자 한다. 또한 Euro-6 이상의 규제에 대응할 수 있도록 Urea-SCR에 대한 정밀한 실험 데이터를 제공하고자 한다.

분산산술연산방식을 이용한 MPEG-1 오디오 계층 3 합성필터의 FPGA 군현 (An FPGA Implementation of the Synthesis Filter for MPEG-1 Audio Layer III by a Distributed Arithmetic Lookup Table)

  • 고성식;최현용;김종빈;구대성
    • 한국음향학회지
    • /
    • 제23권8호
    • /
    • pp.554-561
    • /
    • 2004
  • 반도체 기술과 멀티미디어 통신기술이 발달하면서 고품위 영상과 다중 채널의 오디오에 관심을 갖게 되었다. MPEG 오디오 계층 3 디코더는 표준안에 기반을 둔 프로세서로써 기존에 많이 구현되어 있다. MPBG-1오디오 계층3 디코더의 합성필터는 디코더 전체에서 가장 많은 연산을 필요로 하기 때문에 고속 프로세서를 설계하기 위해서는 연산량을 줄일 수 있는 새로운 방식의 합성필터를 필요로 한다. 따라서 본 논문에서는 MPEG-1 오디오 계층 3의 핵심부분인 합성필터 부분을 DALUT (distributed arithmetic look-up table)방식을 이용하여 FPGA (Field Programmable Gate Array)에 구현하였다. 고속 필터를 설계하기 위해서 승산기 대신에 DALUT방식을 사용하였고, 파이프라인 구조를 사용하였으며, 데이터를 코사인 함수와 곱셈한 결과를 테이블로 만듦으로써 곱셈기를 제거하여 30%의 성능향상을 얻었다. 본 논문에서의 하드웨어 설계는 모두 VHDL (VHSIC Hardware Description Language)로 기술하였다. VHDL 시뮬레이션은 ALDEC사의 Active-HDL 6.1과 Model-sim 및 합성은 Synplify Pro 7.2v을 사용하였다. 대상 라이브러리는 XILINX사의 XC4010E, XC4020BX, XC4052 XL, P&R 툴은 XACT Ml.4를 사용하여 구현하였다. 구현된 프로세서는 20MHz∼70MHz사이에서 동작한다.

실시간 처리를 위한 멀티채널 오디오 코덱의 구현 (The Implementation of Multi-Channel Audio Codec for Real-Time operation)

  • 홍진우
    • The Journal of the Acoustical Society of Korea
    • /
    • 제14권2E호
    • /
    • pp.91-97
    • /
    • 1995
  • 본 논문은 저비트율을 갖는 고품질의 HDTV용 멀티채녈 오디오 코덱을 구현에 대해 기술한다. 이 코덱은 저주파수 효과 채널을 포함한 최대 3/2 스테레오 채널 구성, 최대 채널 구성보다 낮은 채널 구성과의 호환성, 기존 2채널 스테레오 시스템과의 호환성(MPEG-1 오디오), 그리고 다중 대화 채널 등을 제공하는 특징을 갖는다. 구현한 멀티채널 오디오 코덱의 인코더는 3개의 DSP(TI의 TMS320C40)로 구성되었고, 최대 48KHz 샘플링율과 16비트의 부호화를 갖는 5.1 채널의 아날로그 및 AES/EBU, IEC 958등의 포맷을 갖는 스테레오 2채널의 디지털 오디오를 이력으로 받아 지각 심리음향 모델을 사용하여 압축한후 384Kbps의 빛 스트림으로 전송하는 특징을 가지며, 디코더는 2개의 DSP로 구성되어 있고, 384Kbps로 입력되는 비트 스트림을 받아 최대 5.1 채널의 아날로그 및 2개의 2채널 스테레오의 디지털 오디오 신호로 출력시키는 특징을 갖는다. DSP를 이용한 다중처리는 DMA를 통한 통신포트를 이용한 DSP들간의 고속 데이터 전송에 의해 이루어진다. 끝으로, 멀티 채널 오디오 코덱의 구현을 통하여 나타난 실시간 처리는 위해 고려해야할 기술적 사항을 제안한다.

  • PDF

Design and Implementation of Optical Receiving Bipolar ICs for Optical Links

  • Nam Sang Yep;Ohm Woo Young;Lee Won Seok;Yi Sang Yeou1
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 학술대회지
    • /
    • pp.717-722
    • /
    • 2004
  • A design was done, and all characteristic of photodetectr of the web pattern type which a standard process of the Bipolar which Si PIN structure was used in this paper, and was used for the current amplifier design was used, and high-speed, was used as receiving optcal area of high altitude, and the module which had a low dark current characteristic was implemented with one chip with a base. Important area decreases an area of Ie at the time of this in order to consider an electrical characteristic and economy than the existing receiving IC, and performance of a product and confidence are got done in incense. First of all, the receiving IC which a spec, pattern of a wafer to he satisfied with the following electrical optical characteristic that produced receiving IC of 5V and structure are determined, and did one-chip is made. On the other hand, the time when AR layer of double is $Si_{3}N_{4}/SiO_{2}=1500/1800$ has an optical reflectivity of less than $10{\%}$ on an incidence optical wavelength of 660 ,and, in case of photo detector which reverse voltage made with 1.8V runs in 1.65V, an error about a change of thickness is very the thickness that can be improved surely. And, as for the optical current characteristic, about 5 times increases had the optical current with 274nA in 55nA when Pc was -27dBm. A BJT process is used, and receiving IC running electricity suitable for low voltage and an optical characteristic in minimum 1.8V with a base with two phases is made with one chip. IC of low voltage operates in 1.8V and 3.0V at the same time, and optical link receiving IC is going to be implemented

  • PDF

이중 정지 기준을 사용한 저 전력 터보 디코더 설계 기술 (Low Power Turbo Decoder Design Techniques Using Two Stopping Criteria)

  • 임호영;강원경;신현철;김경호
    • 대한전자공학회논문지SD
    • /
    • 제41권9호
    • /
    • pp.39-48
    • /
    • 2004
  • 최근 3세대 이동통신의 오류정정부호의 표준으로 채택된 터보 코드는 샤논의 한계에 가까운 성능을 보이며, 반복적인 디코딩 과정의 특성상 이동통신 시스템에서 전력 소모가 많은 블록 중 하나이다. 따라서 이동통신 기기의 전력 소모를 최소화하기 위한 노력으로 터보 디코더의 전력 소모를 줄이는 방법들에 대한 연구가 진행되어왔다. 본 논문에서는 디코딩 가능 임계값과 불가능 임계값 등 두개의 정지 기준을 적용함으로써 기존의 반복 디코딩 정지 기준 알고리즘을 개선하여, 오류정정 성능과 전력 소모면에서 기존의 방법보다 효율적인 새로운 터보 디코더 기술을 개발하였다. 실험 결과, 제안한 방법은 기존의 대표적인 방법에 비하여, 전체 12500회 실험 중 잘못된 오류정정 횟수는 평균적으로 89% 감소시키고 반복 디코딩 횟수는 29% 감소시킬 수 있었다.

ARIA 암호 알고리듬의 하드웨어 설계 및 구현 (Design and Implementation of ARIA Cryptic Algorithm)

  • 박진섭;윤연상;김용대;양상운;장태주;유영갑
    • 대한전자공학회논문지SD
    • /
    • 제42권4호
    • /
    • pp.29-36
    • /
    • 2005
  • 본 논문은 2004년 12월 국내 표준(KS)으로 제정된 ARIA 암호 알고리듬의 하드웨어 구조를 처음으로 제안하고 있다. ARIA 암호 알고리듬은 알려진 공격에 대하여 안전하며, Involution SPN (Substitution Permutation Network)으로써 구조적 효율성도 높다. 1 cycle/round 구조로 갖는 제안된 ARIA 구조는 회로 크기를 줄이기 위해 s-box를 듀얼 포트 롬과 배럴 로테이터를 채택한 고속의 라운드 키 생성기를 포함하고 있다. 제안된 ARIA는 Xilinx VirtexE-1600 FPGA를 사용하여 구현하였고, 1,490 slices와 16 RAM 블록을 사용해서 437 Mbps의 성능을 낸다. 설계된 ARIA 블록을 검증하기 위해서 영상 데이터를 암호화(복호화)하여 통신하는 시스템을 개발하였다. 설계한 ARIA는 IC 카드뿐만 아니라 데이터 저장이나 인터넷 보안 규격(IPSec, TLS)과 같은 많은 데이터를 고속 처리가 필요한 응용에 적용될 수 있다.

Design and Implementation of Modified Current Source Based Hybrid DC - DC Converters for Electric Vehicle Applications

  • Selvaganapathi, S.;Senthilkumar, A.
    • Transactions on Electrical and Electronic Materials
    • /
    • 제17권2호
    • /
    • pp.57-68
    • /
    • 2016
  • In this study, we present the modern hybrid system based power generation for electric vehicle applications. We describe the hybrid structure of modified current source based DC - DC converters used to extract the maximum power from Photovoltaic (PV) and Fuel Cell system. Due to reduced dc-link capacitor requirement and higher reliability, the current source inverters (CSI) better compared to the voltage source based inverter. The novel control strategy includes Distributed Maximum Power Point Tracking (DMPPT) for photovoltaic (PV) and fuel cell power generation system. The proposed DC - DC converters have been analyzed in both buck and boost mode of operation under duty cycle 0.5>d, 0.5<d<1 and 0.5<d for capable electric vehicle applications. The proposed topology benefits include one common DC-AC inverter that interposes the generated power to supply the charge for the sharing of load in a system of hybrid supply with photovoltaic panels and fuel cell PEM. An improved control of Direct Torque and Flux Control (DTFC) based induction motor fed by current source converters for electric vehicle.In order to achieve better performance in terms of speed, power and miles per gallon for the expert, to accepting high regenerative braking current as well as persistent high dynamics driving performance is required. A simulation model for the hybrid power generation system based electric vehicle has been developed by using MATLAB/Simulink. The Direct Torque and Flux Control (DTFC) is planned using Xilinx ISE software tool in addition to a Modelsim 6.3 software tool that is used for simulation purposes. The FPGA based pulse generation is used to control the induction motor for electric vehicle applications. FPGA has been implemented, in order to verify the minimal error between the simulation results of MATLAB/Simulink and experimental results.

대학정보시스템을 위한 N-Screen 지원 차세대 전자게시판 (A Next Generation Electronic Bulletin Board Supporting N-Screen for a College Information System)

  • 박재흥;서영건
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제1권3호
    • /
    • pp.169-176
    • /
    • 2012
  • 고속 네트워크의 보급과 LCD/LED TV 보급의 증대, 디스플레이장치의 대형화와 고해상도화로 인하여 정보전달전송매체(DID 또는 PID) 시장이 크게 성장하고 있고, 스마트 기기의 대중화와 정보전달전송매체 시장의 확대는 콘텐츠 서비스의 N-Screen화를 요구한다. 대학에서도 학교 및 학과의 홍보 및 정보 전달을 목적으로 다양한 형태의 DID를 설치, 운영 중에 있으나 아직은 미디어콘텐츠를 실행 시키는 수준에 머물러 있다. 이에 대학에서 스마트 폰과 인터넷이 통합된 양방향 N-Screen 통신이 가능한 차세대 전자게시판을 구현하고 평가한다. 본 게시판은 N-Screen을 지원하고, 게시물을 실시간으로 삽입, 삭제할 수 있고, 양방향 통신을 제공하여 효율성을 높였다.