• 한국통신학회논문지
• /
• 제32권8C호
• /
• pp.703-711
• /
• 2007

본 논문에서는 시점 계위성(view scalability)을 고려한 다시점 비디오 부호화 기법을 제안한다. 제안된 알고리즘은 시점 간 분해(inter-view decomposition)를 통하여 시점 간 중복성을 제거하여 부호화 효율을 높이고, 한 번의 압축된 비트스트림에서 서로 다른 시점을 갖는 영상을 적응적으로 복원할 수 있다. 기준 시점은 기존의 H.264/AVC와 호환가능하며, 시점 측면에서 필터링을 통해 시점 계위성을 제공하여 수신단에서 보유하고 있는 디스플레이 장치에 적응적으로 다시점 비디오 서비스를 가능케 한다. 실험결과 제안 기법은 H.264 개별부호화보다 나은 부호화효율과 시점 계위성을 제공할 수 있었다.

• 정보처리학회논문지A
• /
• 제13A권2호
• /
• pp.137-146
• /
• 2006

최근 Chip-level MuitiThreading(CMT) 기술을 내장한 프로세서 들이 출시되면서 그들을 기반으로 하는 공유 메모리 다중 프로세서(SMP: Shared Memory Multiprocessor) 서버 또한 그 사용이 점점 더 보편화 되고있다. OpenMP는 그 사용의 효율성으로 인하여 SMP 시스템을 위한 응용 프로그램의 병렬화를 위한 표준이 되었다. 고성능 컴퓨팅(HPC: High Performance Computing) 응용프로그램 분야에서 더욱 더 빠른 컴퓨터의 처리 능력에 대한 요구가 증가함에 따라, OpenMP 지시어를 사용하여 병렬화된 HPC 응용 프로그램 들의 성능과 확장성을 높이는 일은 그 중요성이 점차 증대되고 있다. 본 논문에서는 CMT 기술을 내장한 대용량 SMP서버인 Sun Fire E25K에서 OpenMP 지시어를 사용하여 병렬화된 HPC 응용 프로그램 들의 suite인 SPEC OMPL(OpenMP를 위한 표준 벤치마크 suite)의 성능과 확장성에 관해 연구했다. 본 논문에서는 또한 SPEC OMPL에 대한 CMT 기술의 효능을 평가하였다.

• 디지털융복합연구
• /
• 제18권10호
• /
• pp.253-263
• /
• 2020

2015년 이더리움 탄생 이후 많은 블록체인 DApp들이 등장하였다. 그러나 블록체인 게임 크립토키티의 사례에서 블록체인 플랫폼의 성능 및 확장성의 한계 또한 드러났다. 이를 해결하기 위해 높은 TPS(Transaction per second)를 개발하였다는 블록체인 플랫폼이 등장하였지만 아직까지 실제 이를 테스트해볼 수 있는 환경 및 서비스는 등장하지 못했다. 이에 본 논문에서는 모든 게임 내용을 체인 상에 기재하여 의도적으로 과대화된 Transaction의 발생을 유발하는 게임을 설계하고 개발하였다. 개발된 게임은 총 682명의 사용자를 통해 총 630만개의 블록과 890만개의 Transaction을 발생시켜 기존 플랫폼 대비 개선된 성능과 확장성을 검증할 수 있었다. 또한 테스트 기간 내의 최대 TPS는 1,309로 측정되었다. 향후 다양한 블록체인 플랫폼들에서 본 논문에서 제시한 방법으로 블록 및 Transaction 생성 수와 최대 TPS를 측정한다면 각 블록체인 플랫폼의 실제 상용 환경에서의 성능과 확장성을 비교할 수 있을 것으로 기대된다.

• 정보처리학회논문지B
• /
• 제18B권5호
• /
• pp.249-254
• /
• 2011

MPEG-4 파트 2에서 화질 확장성을 지원하는 FGS (fine granularity scalability) 코딩 기법은 가변적인 네트워크 대역폭에서 최적의 화질을 구현할 수 있는 스케일러블 비디오 코딩 기법이다. 본 논문에서는 기본 FGS 코딩 구조의 향상 계층에서, 영상의 잔여 신호를 다시 한 번 더 비트 평면 (bit-plane) 코딩을 해주는 FGS 코딩 구조를 제안하였다. 실험에서는 제안된 FGS 코딩 구조와 MPEG-4 VM (verification model) FGS 코딩 구조를 비교하여 제안된 FGS 코딩 구조의 화질 확장성을 평가하였다. 비교는 테스트된 3개의 비디오의 PSNR의 분석으로 이루어졌다. 결과는 제안된 구조가 비트율 제어 기법 VM5+를 이용했을 때, VM-FGS 코딩 구조보다 Y, U, V PSNR이 평균적으로 각각 0.4 dB, 9.4dB, 9 dB 더 높게 나타났고, QP (quantization parameter) 값을 17로 고정시킨 경우는, 제안된 구조가 4.61 dB, 20.21 dB, 16.56 dB 더 높게 나타났다. 결과에 의해, 제안된 구조가 VM-FGS 코딩 구조보다 최저부터 최대의 화질을 얻을 수 있는 화질 확장성이 더 높은 구조임을 알 수 있었다.

• 전자공학회논문지B
• /
• 제33B권5호
• /
• pp.41-51
• /
• 1996

In this paper, anew parallel processing system based on a cluster architecture which provides scalability of a parallel processing system while maintains shared memory multiprocessor characteristics is proposed. In recent days low cost, high performnce microprocessors have led to construction of large scale parallel processing systems. Such parallel processing systems provides large scalability but are mainly used for scientific applications which have large data parallelism. A shared memory multiprocessor system like TICOM is currently used as aserver for the commercial application, however, the shared memory multiprocessor system is known to have very limited scalability. The proposed architecture can support scalability and performance of the parallel processing system while it provides adaptability for the commerical application, hence it can overcome the limitation of the shared memory multiprocessor. The architecture and characteristics of the proposed system shall be described. A proprietary hierarchical crsossbar network is designed for this system, of which the protocol, routing and switching technique and the signal transfer technique are optimized for the proposed architecture. The design trade-offs for the network are described in this paper and with simulation usihng the SES/workbench, it is explored that the network fits to the proposed architecture.

• International Journal of Contents
• /
• 제16권1호
• /
• pp.25-33
• /
• 2020

We develop a simulation method that affords very high variability of virtual pedagogical situations involving many independent plans, still achieves authoring (or implementation) scalability. While each individual plan would be coherently drawn up by an agent for its respective goal, those independently-made plans might be coincidentally intertwined in their execution. The inevitable non-determinism involved in this multi-event plan encompassing pre-planned and unforeseen events is resolved by (multi-phase) dynamic planning and articulated sequencing of events in contrast to static planning and monolithic authoring in conventional narrative systems. Connections between events are dictated by their associated rules and their actual connections are dynamically determined in execution time by current conditions of background-world. This unified connection scheme across pre-planned and unforeseen events allows a multi-plan, multi-agent situation to be coherently planned and executed in a global scale. To further the variability of a situation, the inter-event coupling is made in a fine level of action along with a limited episteme of each agent involved. We confirm analytically the viability of our approach with respect to the situation variability and authoring scalability, and demonstrate its practicality with an implementation of a composite situation.

• Journal of Computing Science and Engineering
• /
• 제6권4호
• /
• pp.294-309
• /
• 2012

In the age of multi-core and specialized accelerators in high performance computing (HPC) systems, it is critical to understand application characteristics and apply suitable optimizations in order to fully utilize advanced computing system. Often time, the process involves multiple stages of application performance diagnosis and a trial-and-error type of approach for optimization. In this study, a general guideline of performance optimization has been demonstrated with two class-representing applications. The main focuses are on node-level optimization and inter-node scalability improvement. While the number of optimization case studies is somewhat limited in this paper, the result provides insights into the systematic approach in HPC applications performance engineering.

• ETRI Journal
• /
• 제31권2호
• /
• pp.151-161
• /
• 2009

In this paper, we propose an adaptive multiview video coding scheme based on spatiotemporal correlation analyses using hierarchical B picture (AMVC-HBP) for the integrative encoding performances, including high compression efficiency, low complexity, fast random access, and view scalability, by integrating multiple prediction structures. We also propose an in-coding mode-switching algorithm that enables AMVC-HBP to adaptively select a better prediction structure in the encoding process without any additional complexity. Experimental results show that AMVC-HBP outperforms the previous multiview video coding scheme based on H.264/MPEG-4 AVC using the hierarchical B picture (MVC-HBP) on low complexity for 21.5%, on fast random access for about 20%, and on view scalability for 11% to 15% on average. In addition, distinct coding gain can be achieved by AMVC-HBP for dense and fast-moving sequences compared with MVC-HBP.

• 정보보호학회논문지
• /
• 제25권4호
• /
• pp.807-816
• /
• 2015

최근 10년 전부터 대부분의 조직화된 사이버 공격은 원격의 Botmaster에 의해 통제되는 감염된 컴퓨터들의 거대한 네트워크인 Botnet을 통해 이루어졌다. Botnet 탐지는 상당한 양의 네트워크 트래픽 분석이 필요하기 때문에 탐지 정확도와 시스템 확장성간의 적절한 타협이 요구된다. 본 연구에서는 높은 탐지율을 제공하면서 시스템 확장성이 가능한 하둡 기반의 새로운 P2P Botnet 탐지 기법을 제안한다. 또한, 본 제안 기법은 레이블이 되지 아니한 공격 데이터 뿐만 아니라 암호화된 공격 트래픽에도 적용이 가능한 특징을 가지고 있다.

• Journal of Electrical Engineering and information Science
• /
• 제2권6호
• /
• pp.48-55
• /
• 1997

Advances in VLSI technology have brought us completely new design principles for the high-performance switching fabrics including ATM switches. From a practical point of view, port scalability of ATM switches emerges as an important issue while complexity and performance of the switches have been major issues in the switch design. In this paper, we propose a cost-effective approach to modular ATM switch design which provides the good scalability. Taking advantages of both time-division and space-division switch architectures, we propose a practically implementable large scale ATM switch architecture. We present a scalable shared buffer type switch for a building block and its expansion method. In our design, a large scale ATM switch is realized by interconnecting the proposed shared buffer switches in three stages. We also present an efficient control mechanism of the shared buffers, synchronization method for the switches in each stage, and a flow control between stages. It is believed that the proposed approach will have a significant impact on both improving the ATM switch performance and enhancing the scalability of the switch with a new cost-effective scheme for handling the traffic congestion. We show that the proposed ATM switch provides an excellent performance and that its cell delay characteristic is comparable to output queueing which provides the best performance in cell delay among known approaches.