• 인터넷정보학회논문지
• /
• 제3권5호
• /
• pp.31-39
• /
• 2002

인터넷의 초고속 성장과 멀티미디어 데이터의 급격한 증가로 고속의 전송 매체와 인터페이스 시스템이 요구되고 있다. 이러한 고속의 네트워크 대역폭을 지원하기 위한 대안으로 다중(Multiple) NIC가 개발되고 연구되어 왔다. 다중 NIC를 사용함으로써 기존 네트워크 환경의 큰 변화 없이 고속의 LAN 환경을 구축할 수 있으므로 고성능. 저비용의 효과를 얻을 수 있다. 그러나 대용량 다중 NIC에 SPOF(Singe Point Of Failure) 결함으로 시스템 중단이 생기면, 대용량의 멀티미디어 데이터를 서비스하는 시스템인 만큼 커다란 손실을 가져오게 된다. 따라서 본 논문에서는 결함으로 오는 손실을 방지하기 위해 결함 허용 기법을 사용하여 '결함 허용 다중 NIC'에 대해서 연구한다. 기존의 TMR, Primary-Standby 기법. Watchdog Timer 기법에서 발생되는 자원에 대한 가용성과 내구성의 비효율적인 부분을 고려하여, 동적으로 검출 주기를 변환하여 다운타임을 최소화 할 수 있는 효율적인 결함 허용 메커니즘을 설계하여 제안한다. 결과적으로 본 논문에서 제안한 결함 허용 기법은 결함이 발생하여 생기는 오버헤드 시간을 줄이고자, Fault Detection에서 소요되는 Timeout 시간을 감소시켜 시스템 전반적으로 다운타임을 최소화시킬 수 있다.

• Journal of Communications and Networks
• /
• 제7권3호
• /
• pp.385-393
• /
• 2005

In this paper, we propose a simple algorithm to adaptively adjust the value of dupthresh, the duplicate acknowledgement threshold that triggers the transmission control protocol (TCP) fast retransmission algorithm, to improve the TCP performance in a network environment with persistent packet reordering. Our algorithm uses an exponentially weighted moving average (EWMA) and the mean deviation of the lengths of the reordering events reported by a TCP receiver with the duplicate selective acknowledgement (DSACK) extension to estimate the value of dupthresh. We also apply an adaptive upper bound on dupthresh to avoid the retransmission timeout events. In addition, our algorithm includes a mechanism to exponentially reduce dupthresh when the retransmission timer expires. With these mechanisms, our algorithm is capable of converging to and staying at a near-optimal interval of dupthresh. The simulation results show that our algorithm improves the protocol performance significantly with minimal overheads, achieving a greater throughput and fewer false fast retransmissions.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.1348-1351
• /
• 2009

패킷 재배치(packet reodering)는 전송한 패킷의 순서가 처음과 다르게 뒤섞여 수신지에 도착하는 현상을 의미한다. 패킷 재배치는 불필요한 재전송이나 불필요한 혼잡 제어를 수행하여 TCP의 성능을 저하시킨다. 패킷 재배치에 의한 TCP 성능 저하를 막기 위해 다양한 접근 방법이 소개되었다. TCP-DAD는 기존 TCP에서 3으로 고정된 중복 응답 임계값을 동적으로 조절하여, 잘못된 혼잡 제어를 예방하고 있다. 일반적으로 전송한 패킷의 수가 많을 때, 패킷 재배치를 경험할 확률이 높으며, 패킷 재배치에 의해 잘못된 혼잡 제어가 일어날 가능성 많다. 고속 네트워크 환경에서는 혼잡 윈도우 크기 변화의 폭이 매우 크다는 점을 고려할 때, 중복 응답 임계값을 조절하는 TCP-DAD는 한계가 있다. 본 논문에서는 고속 네트워크 환경에서의 패킷 재배치 현상으로 인한 TCP 성능저하를 완화하기 위한 새로운 알고리즘 TCP-DT를 소개한다. 이는 중복 응답 수에 의존하지 않고 타이머를 통해 혼잡 제어를 수행하는 메커니즘 이다. 본 논문은 NS-2를 사용하여 고속 네트워크 환경에서의 시뮬레이션을 통해 제안한 TCP-DT의 성능 향상을 증명하였다.

• 한국인터넷방송통신학회논문지
• /
• 제14권4호
• /
• pp.113-120
• /
• 2014

본 논문은 최근 각광을 받고 있는 차선 이탈 알림 서비스인 LDW(Lane Departure Warning)와 같은 안정성 서비스를 제공하기 위하여, 비대칭 멀티코어 플랫폼을 구성한다. 멀티코어 플랫폼은 고속 영상처리를 담당하는 고속영상 MCU(Micro Controller Unit) 코어와 안정적인 제어를 요하는 곳에 저속 제어 MCU코어를 사용하는 멀티코어 H/W 플랫폼상에 AUTOSAR S/W플랫폼을 포팅하고, AUTOSAR 개발방법론에 따른 MBD(Model Based Development) 기반 모델을 활용하여 LDW 소프트웨어 컴포넌트(SW-C)를 설계하고 동작을 검증한다. 또한 고속 영상 MCU와 저속 제어 MCU간에는 가상화 기법을 사용하지 않고 타이머 기반 공유 메모리를 이용한 폴링 기법의 IPC(Inter Processor Communication) 기능을 개발하고, 외부 타 ECU(Electronic Contol Unit)와의 CAN 통신기능을 개발하여 알람 신호, 차량 시뮬레이션 신호와 같은 제어 신호 송수신을 처리할 수 있도록 AUTOSAR S/W 플랫폼을 적용한다. 본 연구를 통하여 고속 및 저속 비대칭 멀티코어상에 AUTOSAR가 탑재된 ECU 기능 개발이 가능함을 확인함으로써, ADAS(Advanced Driver Assistance System)와 같은 다양한 응용 서비스들을 제공할 수 있게 되며, ISO 26262로 대변되는 차량 기능안정성 확보가 가능하게 된다.

• 비파괴검사학회지
• /
• 제22권5호
• /
• pp.490-499
• /
• 2002

국내 감마선투과검사용 조사장치는 1,000여대로 2,500여명의 종사자가 대부분 수동으로 원격 조작하는 실정으로 작업의 효율화와 방사선피폭 저감화를 위하여 자동 원격조작기의 사용이 요구된다. 이에 연구팀은 실무에 적합한 토크와 안전계수로부터 $54kgf{\cdot}cm$의 출력을 지닌 24V, 200W의 BLDC모터를 이용하여 $0.4{\sim}1.2m/s$ 범위의 선원 이동 속도를 조절할 수 있는 구동장치와 RF 센서로 구동 속도 조절, 광전센서에 의한 선원 위치 및 timer로 노출시간을 제어할 수 있는 무선 원격조작기를 개발하였다. 이와 같이 개발한 자동원격조작기는 AC 와 DC 겸용, 그리고 기존의 수통 원격조작기에 탈착이 가능하여 자동과 수동을 겸용할 수 있는 경제적 이점 등으로 활용도가 클 것으로 기대된다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.

• 한국통신학회논문지
• /
• 제11권1호
• /
• pp.25-39
• /
• 1986

본 논문에서는 packet switching network의 국제 표준 접속 protocol인 CCITT X.25 protocol의 성능을 분석하며 특히 X.25 protocol의 유통 제어 방식에 대하여 분석한다. Protocol의 성능 분석은 normalized channel throughput, mean transmission time과 transmission efficiency를 사용하면 이들은 window 크기, $T_1$ 및 $T_2$ 값 그리고 message길이 등과 같은 주어진 protocol parameter의 함수로 표시된다. 먼저 protocol 서비스에 따른 입력 데이타의 서비스 특성과 piggybacked acknowledgment를 하는 sliding window flow control 방식에 대하여 discrete-time Markov chain을 사용하여 연구한다. Protocol의 성능은 link layer 및 packet layer 에 대하여 각기 독립적으로 분석하며 분석결과를 통하여 각 protocol parameter의 영향을 조사한다. 수치적인 분석 결과로 부터 채널 서비스 환경에 따른 protocol parameter의 최적치를 찾을 수 있는데 window크기는 고속채널의 경우 7이상이 되는 것이 바람직 하며, $T_1$ timer 값은 채널의 전송 유실이 많은 경우 신중히 선택되어져야 하며 보통의 경우에는 1초 정도가 타당하다. $T_2$ parameter는 trnasmission efficiency의 개선에 있어 약간의 효과를 미치나 그리 크지는 않다.