• 대한전자공학회논문지SD
• /
• 제37권3호
• /
• pp.55-61
• /
• 2000

본 논문에서는 MPEG-2 비디오 인코더의 프레임 인터페이스 모듈에 대한 효율적인 하드웨어 구조를 제안한다. 인코더 모듈과 SDRAM 사이의 메모리 버퍼 크기를 줄이기 위해, 한 매크로 블록에 필요한 메모리액세스 시간을 dual-bank 동작과 버스트 길이 변화를 사용하여 필요 클럭 수를 최소화 한다. 이 최소화된 메모리 액세스 방법으로 인해 남는 클럭 사이클을 랜덤 액세스 횟수로 할당함으로써, 내부버퍼 크기, 데이터버스의 폭과 제어논리회로의 크기를 줄일 수 있었다. 제안된 프레임 메모리 모듈은 54㎒의 주파수에서 동작하며 설계된 라이브러리는 VTI/sup тм/ 0.5㎛ CMOS TLM 표준셀공정을 사용하였다. 제안된 구조를 C-code하드웨어 모델에 의해 생성된 테스트 벡터와 합성된 회로의 모의실험 결과를 비교함으로써 검증하였다. 제안된 구조의 버퍼 면적은 기존 구조의 버퍼 면적의 40%로 줄일수 있었다.

• Asian-Australasian Journal of Animal Sciences
• /
• 제13권5호
• /
• pp.681-685
• /
• 2000

A computer software was developed in our laboratory to automatically control the pigs environment by the image analysis system (IAS), which monitors and analyzes the pig's behavior and feeds the results back to the computer hardware. Three feeding trials were conducted with growing pigs ($L{\times}Y$) to test the effectiveness of the IAS under various seasons. In all three trials, the open-sided conventional pens with half-slatted floor were used as controls; for the IAS treatment, fully-slatted floors were used in the windowless pens. Experiment 1 was conducted in the winter for 30 d with 24 growing pigs. There were two treatments (Conventional vs. IAS), and three pens (replicates) per treatment. During the growing period, the feed efficiency was significantly (p<0.05) improved by the IAS. In addition, the pigs reared under the IAS during the growing period displayed better growth rate during the finishing period than did the pigs reared under the conventional conditions. Experiment 2 was conducted in the summer for 30 d with 24 growing pigs. The experimental design was the same as Experiment 1. During the finishing period, all the pigs were kept in conventional open-sided pens until their market weights to evaluate their carcass characteristics. During the growing period, the growth rate and feed efficiency of the pigs in the IAS was better than those of the control pigs. In addition, various carcass characteristics were significantly improved by the IAS rearing during the growing period. Experiment 3 was conducted with 30 growing pigs for 30 d in the spring. The experimental design was the same as Experiment 1. No difference was found in growing performance between the control and IAS pigs. It could be concluded that the IAS is effective in providing optimum conditions for the growing pigs in summer and winter seasons. In addition, providing an optimum environment during the growing period results in improved growth rate, feed efficiency, and carcass qualities for the finishing pigs.

• 전기전자학회논문지
• /
• 제19권3호
• /
• pp.400-406
• /
• 2015

본 논문에서는 IEEE 802.11p WAVE 모뎀을 위한 다이버시티 모뎀 구조를 제안하고 설계하였으며, 이를 실차에 장착하여 성능테스트를 수행하였다. 제안한 구조는 듀얼채널과 다이버시티 기능을 선택적으로 수행할 수 있으며, 선택적 안테나 다이버시티와 Maximum Ratio Combining (MRC) 다이버시티 기능 중하나를 선택하여 수신할 수 있다. 개발된 구조는 HDL로 설계되어 Xillinx Kintex7보드를 이용하여 실도로에서 실차에 장착하여 테스트를 수행하여 성능을 검증하였다. 실험결과 개발된 다이버시티 모뎀은 단일 채널 모뎀에 비하여 안정적인 통신 성공률을 유지할 수 있으며, 전송거리도 안테나 후면 수신시 최소 100%이상 향상됨을 확인하였다.

• 문화기술의 융합
• /
• 제6권3호
• /
• pp.427-430
• /
• 2020

IoT 분야와 의료 측정기기 분야에서 여러 개의 아날로그 입력 신호를 동시에 디지털 신호로 변환하는 기술 요구가 늘어나고 있다. 기존 단일 또는 2개의 체널 방식을 이용하여 여러 개의 아날로그 신호를 처리하는 방식에서는 하드웨어 크기와 전력소모 면에서 응용 제한을 받게 된다. 본 논문에서는 여러 개의 아날로그 입력을 동시에 받아서, 각각에 대한 24비트 디지털 신호를 출력하는 다채널 24비트 ADC 용 콤필터 설계 및 구현을 기술하였다. 제안된 콤필터의 기능은 매트랩 시뮬레이션과 FPGA 테스트 보드로 검증하였다. SK 하이닉스 0,35㎛ CMOS 표준 공정을 이용하여 칩으로 제작하였다. 미분기/적분기 사용 또는 FIR 구조의 기존 방식과 성능, 칩 면적을 비교하였다. 제안된 콤필터는 6개 이상의 다채널 아날로그 입력, 저 전력 소모, 작은 하드웨어 크기를 요구하는 IoT 제품과 의료 측정기기 활용이 예상된다.

• 대한전자공학회논문지TE
• /
• 제37권3호
• /
• pp.86-92
• /
• 2000

본 논문에서는 윈도우 환경에서 객체지향언어(Object-Oriented Programming)를 사용하여 LAN(Local Area Network) 기반의 TCP/IP(Transmission Control Protoco/Internet Protocol) 프로토콜을 분석할 수 있는 프로토콜 분석기를 개발하였다. TCP/IP 프로토콜 분석기는 윈도우 98/NT 환경에서 VC++ 6.0을 사용하여 프로토콜을 분석할 수 있도록 인터페이스 카드, 모니터 및 에뮬레이션 소프트웨어와 GUI(Graphic User Interface)를 개발하였다. 프로토콜 분석 소프트웨어는 네트워크에서 수집(capture)되는 정보를 실시간으로 분석할 수 있도록 실시간 객체(Real-Time Object)를 사용하였고, 모니터링 기능과 에뮬레이션 기능을 제공하도록 설계하였다. 성능시험 결과 LAN 기반에서 프레임 에러(frame error) 없이 TCP/[P 프로토콜 데이터를 실시간으로 수집하고 분석할 수 있음을 보였다. 본 연구에서 개발된 프로토콜 분석기는 기존의 프로토콜 분석기보다 안정적이고 다양한 결과를 보였으며, 통신 및 네트워크 분야의 개발용으로 사용될 수 있으므로 수입대체 효과를 가져 을 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.30-35
• /
• 2009

본 논문에서는 3GPP (third generation partnership project) 릴리즈 7 고속 패킷 접속 에볼루션 규격에 포함된 기능 중 기지국 수용 능력 향상, 지연 시간 단축, 그리고 단말소비 전력 감소를 목적으로 새롭게 추가된 연속적인 패킷 연결 프로토콜의 유연한 설계 구조에 대한 것이다. 상기 프로토콜이 3GPP 고속 패킷 접속 규격 기준으로 새롭게 추가된 기능임에 착안하여, 기존 설계 및 검증된 고속 패킷 접속 플랫폼에서 최소한의 하드웨어 변경 및 추가만으로 상기 프로토콜이 구현되도록 고려하였다. 상기 제안된 연속적인 패킷 연결 프로토콜은 비연속적인 송/수신 모드 관련 신호 생성부와 기존 고속 패킷 접속 플랫폼과의 연동을 위한 인터페이스부로 구분된다. 마지막으로 제안된 연속적인 패킷 연결 프로토콜은 셀룰러 이동통신 분야에 적합하도록 규정화된 검증 단계에 따라 기존 고속 패킷 접속 FPGA 단말 모뎀 플랫폼 상에서 다양한 시나리오에 따라 검증되었다.

• 대한전자공학회논문지SP
• /
• 제48권2호
• /
• pp.24-31
• /
• 2011

동영상 잡음 제거에 있어서 비지역적 평균 기반 시공간 잡음 제거 알고리즘을 제안한다. 기존에 제시된 비지역적 평균 기반 알고리즘은 잡음 제거에 우수한 성능을 보이지만 연산량이 많고 여러 장의 장면 기억장치가 필요하기 때문에 하드웨어 시스템 구현에 많은 어려움이 있다. 그러므로 제안된 알고리즘에서는 무한 충격 응답 기반 시간 영역 잡음 제거 알고리즘을 도입하여 움직임이 적은 영역에서는 자연스러운 잡음 제거가 가능하며 움직임이 많은 영역에서는 연산량 측면에서 효율성을 고려하여 개선된 비지역적 평균 기반 잡음 제거 알고리즘을 적용하여 움직임에 의한 흐려짐을 최소화 하면서 잡음 제거를 수행하였다. 다양한 잡음 정도를 갖는 시험 영상에 대한 실험을 통해 수치적, 시각적 측면에서 각각 비교하여 제안된 알고리즘의 성능이 기존의 알고리즘과 대등하거나 촬영 영상에 따라서는 우수한 성능을 보임을 확인할 수 있었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제10권3호
• /
• pp.1195-1211
• /
• 2016

The emerging video coding standard High Efficiency Video Coding (HEVC) has shown almost 40% bit-rate reduction over the state-of-the-art Advanced Video Coding (AVC) standard but at about 40% computational complexity overhead. The main reason for HEVC computational complexity is the inter prediction that accounts for 60%-70% of the whole encoding time. In this paper, we propose several fast coding unit (CU) encoding schemes based on the Merge mode and motion estimation information to reduce the computational complexity caused by the HEVC inter prediction. Firstly, an early Merge mode decision method based on motion estimation (EMD) is proposed for each CU size. Then, a Merge mode based early termination method (MET) is developed to determine the CU size at an early stage. To provide a better balance between computational complexity and coding efficiency, several fast CU encoding schemes are surveyed according to the rate-distortion-complexity characteristics of EMD and MET methods as a function of CU sizes. These fast CU encoding schemes can be seamlessly incorporated in the existing control structures of the HEVC encoder without limiting its potential parallelization and hardware acceleration. Experimental results demonstrate that the proposed schemes achieve 19%-46% computational complexity reduction over the HEVC test model reference software, HM 16.4, at a cost of 0.2%-2.4% bit-rate increases under the random access coding configuration. The respective values under the low-delay B coding configuration are 17%-43% and 0.1%-1.2%.

• 컴퓨터교육학회논문지
• /
• 제4권1호
• /
• pp.77-85
• /
• 2001

가상교육은 사회 전역에서 새로운 교육 수단으로서 그 위치를 넓혀 가고 있다. 가상 연수원, 가상 대학 등 많은 가상교육 기관들이 새롭게 생겨나고 있으며, 인터넷 관련 기술의 발달에 따라 원활한 가상교육을 지원하는 새로운 시스템들도 등장하고 있다. 그러나 처음에는 아무런 문제없던 시스템도 학습자와 컨텐츠가 증가할수록 점차 속도가 느려지게 되고 많은 문제점들이 발생하게 된다. 하드웨어 장비 업그레이드를 통해 이러한 문제점을 해결할 수 있지만 이는 매우 많은 비용이 소요되며 불필요한 시스템 자원의 낭비가 아닐 수 없다. 따라서 본 논문에서는 가상교육 지원 시스템의 성능을 향상시킬 수 있는 방안을 모색해 보고자 다양한 상황 아래에서 시뮬레이션을 통해 서버의 성능을 테스트하고 그 개선 방안을 찾아보았다. 비록 단편적인 시뮬레이션이긴 하지만 이러한 개선 방안을 기초로 하여 서버 프로그램을 수정 보완한다면 충분한 성능 향상을 기대할 수 있을 것이며 원활한 가상교육을 위한 자료로서도 충분한 가치가 있을 것이다.

• 대한전자공학회논문지
• /
• 제17권6호
• /
• pp.33-37
• /
• 1980

자동차의 패널에 전자식 표시장치를 도입하고, 마이크로프로셋서를 사용하여 운전자에게 차의 동작상태 및 여행자료와 같은 정보를 표시하는 정보 표시시스템(information display system)을 설계 개발하였다. 본 시스템의 하드웨어로는 기능 선택 keyboard, 중앙 처리장치 표시공(displays)등이 있으며, 소프트웨어로는 여러 가지 감지기(Sensors)의 입력으로 부터, 주행속도, 사용 가능한 연료량, 냉긱수 은도, 바테리전압, 목적지까지 남은 거리, 현재의 시긱등 12가지의 여행자료등 운전자가 원하는 정보로 바꾸어 주는 main routine을 비롯하여, keyboard 및 연splay를 위한 interrupt service routine으로 구성하였다. 마지막으로, 본 시스템을 실제로 실장시험한 결과와 문제점을 논의하였다.