• 한국정보통신학회논문지
• /
• 제19권4호
• /
• pp.825-840
• /
• 2015

적응 비트 레이트 (ABR) 스트리밍은, 이를 사용하는 넷플릭스나 아마존과 같은 콘텐츠 제공자와 더불어 대역폭 효율을 증가시키고, 채널 상태가 좋지 않은 경우에서도 최고의 사용자 실감을 제공한다는 측면에서, 많은 멀티미디어 전달 시스템 중에서 매우 중요한 기능이 되었다. 이러한 시스템에 의하여 대역폭 이용 효율의 개선이 이루어지는 분야는, 실시간 영상전송을 위한 인지형 폐루프 제어가 가능한 비디오 인코딩 분야이다. 본 연구에서는, 지능적으로 해상도를 결정하기 위하여, 사용자 선호도를 학습함으로써, 공간 및 시간적으로 채널 상태에 적응된 비디오 스트림을 제공하는 스트리밍 카메라 시스템을 제시한다. 제시된 시스템은 비디오 압축을 위하여 하드웨어 H.264 / AVC 인코더를 사용한다. 대역폭이 변동할 때 인코딩 매개변수는 사용자 또는 사용자를 대신할 수 있는 인지형 시스템에 의해 구성될 수 있다. 본 연구에서 개발된 인지형 비디오 클라이언트는, 시간이 지남에 따라 프레임 전송률 대비 비디오 크기와 같은 사용자 선호도를 학습하고, 채널 상태가 변동할 때 지능적으로 인코딩 매개변수를 적응 구성하게 된다. 개발된 인지형 해상도 결정 시스템에서는, 공간 및 시간적 해상도를 적절히 선택하여 비디오 대역폭을 제어할 수 있을 뿐만 아니라, 학습을 통하여 그 해상도를 적응적으로 결정할 수 있다는 것을 실험을 통하여 입증하였다.

• 대한전자공학회논문지SD
• /
• 제44권2호
• /
• pp.19-24
• /
• 2007

최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

• 한국산업정보학회논문지
• /
• 제21권1호
• /
• pp.61-70
• /
• 2016

본 논문은 자동 시험 장비(ATE : automatic test equipment)를 위한 새로운 파라메터 측정기(PMU : parametric measurement unit) 설계 기술을 설명한다. 기존의 설계는 피 시험 소자(DUT : device under test)에 신호를 인가하기 위해 두 개 혹은 그 이상의 증폭기를 사용하지만, 본 연구에서는 오직 하나의 차동 차이 증폭기(DDA : differential difference amplifier)를 사용한다. 제안된 기술은 귀환 경로에 추가적인 증폭기가 필요하지 않기 때문에, PMU는 안정적인 동작을 보장한다. 또한 DUT의 응답 신호를 측정하기 위한 기존의 계측 증폭기(IA : instrument amplifier)가 3개의 증폭기와 다수의 저항을 사용하는 것에 반해, 제안된 기술은 오직하나의 DDA를 IA로 적용했다. DDA는 전 범위의 차동 신호를 다루기 위해 두 개의 rail-to-rail 차동 입력 단을 적용하였다. 100 dB의 개 루프 이득을 얻기 위해 folded-cascode 형태의 DDA 안에 추가적인 이득 증가 기술이 사용되었다. 제안된 PMU 설계는 더 작은 면적과 더 적은 전력 소모를 가지고 정확하고 안정적인 동작을 가능하게 한다. PMU는 0.18 um CMOS 공정으로 구현되었고 공급 전압은 1.8 V이다. 입력 범위는 전압인가 시 0.25~1.55 V이고, 전류인가 시 0.9~0.935 V이다.