• 제목/요약/키워드: Hardware Platform

검색결과 594건 처리시간 0.024초

웹 기반의 화상회의 시스템의 설계 및 구현 (A design and implementation of the video conferencing system on the WWW)

  • 김성진;박용진
    • 전자공학회논문지T
    • /
    • 제36T권4호
    • /
    • pp.123-132
    • /
    • 1999
  • 화상회의 시스템은 지리적으로 분산된 컴퓨터 사용자들이 회의 시스템을 공유함으로써 오디오 및 비디오 정보를 사용하여 회의에 참가할 수 있는 환경을 제공한다. 그러나, 기존의 화상회의 시스템은 전용시스템 도입을 필요로 하며, 시스템이 설치된 장소에서만 회의가 가능하므로 특정 플랫폼과 네트워크 환경에 사용자가 종속되는 문제점을 가지고 있다. 또한, 사용자들이 회의 참가자들의 네트워크 접속상황을 사전에 인지해야 하며, 반드시 동일한 종류의 회의 시스템 응용프로그램을 사용해야 하는 약점이 있다. 본 논문에서는 위와 같은 문제점을 해결하기 위해 웹 기반에서 운영되는 화상회의 시스템의 설계와 구현 방법에 관하여 논한다. 제안된 화상회의 회의 시스템은 회의시스템 응용이 서버에서 전송되어 웹 브라우저에서 수행되므로, 회의 참가자들은 웹 브라우저만으로 회의를 수행 할 수 있다. 회의 세션관리 및 회의 응용 도구, 멀티미디어 제어 및 전송도구는 웹 서버에서 전담하므로, 웹 서비스가 가능한 곳에서는 네트워크 접속 상황에 관계없이 화상회의가 가능하다. 웹 기반의 회의 시스템을 구현하는데 가장 중요한 과제인 회의 참가자간의 상호 작용과 지속적인 회의 세션 연결을 구현하기 위해 자바 기술을 사용하였으며, 오디오 및 비디오 제어 및 처리는 하드웨어 제어가 용이한 ActiveX 기술을 사용하였다.

  • PDF

ASIP를 이용한 다중 비디오 복호화기 설계 및 최적화 (Design and Optimization of Mu1ti-codec Video Decoder using ASIP)

  • 안용조;강대범;조현호;지봉일;심동규;엄낙웅
    • 전자공학회논문지CI
    • /
    • 제48권1호
    • /
    • pp.116-126
    • /
    • 2011
  • 본 논문은 다양한 비디오 표준의 복호화가 가능한 프로세서를 설계하고, MPEG-2, MPEG-4 및 AVS(Audio video standard)를 이용하여 프로세서의 성능을 검증하였다. 일반적으로 하드웨어 비디오 복호화기는 고속의 복호가 가능하나 설계 및 수정이 어렵다. 반면, 소프트웨어기반의 경우에는 구현이 상대적으로 수월하고 수정이 용이하나, 동작 성능이 낮아 기대하는 속도를 얻기 어렵다. 본 연구에서는 두 가지 연구 설계방법의 장점을 동시에 충족시키는 방법으로 ASIP(Application specific instruction-set processor) 프로세서를 설계하였다. 또한, 비디오 복호화기의 공통 모듈을 연구하여 8개의 모듈로 나누었고, 각 모듈에 공통적으로 적용할 수 있는 다수의 멀티미디어 전용 명령어를 프로세서에 추가하였다. 비디오 복호화기를 위해 개발된 프로세서는 Synopsys 플랫폼 시뮬레이터와 FPGA 보드에서 성능을 평가하였다. 결과적으로 MPEG-2, MPEG-4 및 AVS에 적용하여 평균 37%의 복호 속도를 향상시켰다.

GPGPU 자원 활용 개선을 위한 블록 지연시간 기반 워프 스케줄링 기법 (A Novel Cooperative Warp and Thread Block Scheduling Technique for Improving the GPGPU Resource Utilization)

  • ;최용;김종면;김철홍
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제6권5호
    • /
    • pp.219-230
    • /
    • 2017
  • 멀티스레딩 기법이 적용된 GPGPU는 내부 병렬 자원들을 기반으로 데이터를 고속으로 처리하고 메모리 접근시간을 감소시킬 수 있다. CUDA, OpenCL 등과 같은 프로그래밍 모델을 활용하면 스레드 레벨 처리를 통해 응용프로그램의 고속 병렬 수행이 가능하다. 하지만, GPGPU는 범용 목적의 응용프로그램을 수행함에 있어 내부 하드웨어 자원들을 효과적으로 사용하지 못한다는 단점을 보이고 있다. 이는 GPGPU에서 사용하는 기존의 워프/스레드 블록 스케줄러가 메모리 접근시간이 긴 명령어를 처리하는데 있어서 비효율적이기 때문이다. 이와 같은 문제점을 해결하기 위해 본 논문에서는 GPGPU 자원 활용률을 개선하기 위한 새로운 워프 스케줄링 기법을 제안하고자 한다. 제안하는 워프 스케줄링 기법은 스레드 블록의 워프들 중 긴 메모리 접근시간을 가진 워프와 짧은 메모리 접근시간을 가진 워프들을 구분한 후, 긴 메모리 접근시간을 가진 워프를 우선 할당하고, 짧은 메모리 접근시간을 가진 워프를 나중에 할당하여 처리한다. 또한, 메모리와 내부 연결망에서 높은 경합이 발생했을 때 동적으로 스트리밍 멀티프로세서의 수를 감소시켜 워프 스케줄러를 효과적으로 사용할 수 있는 기법도 제안한다. 실험결과에 따르면, 15개의 스트리밍 멀티프로세서를 가진 GPGPU 플랫폼에서 제안된 워프 스케줄링 기법은 기존의 라운드로빈 워프 스케줄링 기법과 비교하여 평균 7.5%의 성능(IPC)이 향상됨을 확인할 수 있다. 또한, 제안된 두 개의 기법을 동시에 적용하였을 경우에는 평균 8.9%의 성능(IPC) 향상을 보인다.

사용자 중심 디자인 프로세스를 적용한 모바일 컨텐츠 개발 사례 - 어린이를 위한 무선인터넷 기반의 직업 시뮬레이션 게임 컨텐츠 개발을 중심으로 (A Case Study of User-Centered Design Process for Developing Mobile Contents - Focused on Occupation Simulation Game Contents for Children on the Wireless Internet)

  • 최수의;김현정
    • 디자인학연구
    • /
    • 제17권1호
    • /
    • pp.309-318
    • /
    • 2004
  • 모바일 기기 사용의 확대와 시장 세분화로 인하여 다양한 모바일 컨텐츠 수요가 출현하기 시작하면서, 무선인터넷이 탑재된 휴대용 게임기에 적합한 어린이용 컨텐츠의 개발이 요구되고 있다. 요즘 어린이들은 컴퓨터 게임에 가장 관심이 많으며 바쁜 스케줄로 인해 또래친구들과 함께 어울려 놀 시간이 부족하다. 이러한 사용자의 요구에 따라, 어린이들에게 부족한 또래와의 상호작용을 보충하고 학습의 효과와 게임의 흥미를 줄 수 있는 무선인터넷 기반의 에듀테인먼트 게임 컨텐츠를 개발하고자 한다. 본 연구는 동향조사(state-of-art), 문헌 및 인터뷰와 설문을 통한 사용자 요구 사항 조사(User Research), 아이디어 발상을 통한 게임 컨텐츠 개발, 그리고 일단 제안된 컨텐츠 수정을 위한 행동관찰 프로토타입 테스트 등의 사용자 중심의 컨텐츠 디자인 프로세스를 거쳐 진행되는 과정을 개발 사례 통하여 제시한다. 개발된 게임 컨텐츠는 어린이들이 자신의 장래희망인 직업에 관한 지식을 습득하고 미리 체험할 수 있는 직업 시뮬레이션 게임 컨텐츠이다. 실세계에서의 어린이들의 놀이가 대부분 역할놀이라는 점에 착안하여 선정된 게임 형식이며, 무선인터넷을 기반으로 사용자간의 상호작용을 통하여 플레이하도록 유도하기 위해 플레이어들 간의 커뮤니케이션을 통한 도움주고 받기를 게임의 중요한 진행 요소로 설정하였다. 본 연구의 결과물은 새로운 매체를 위한 에듀테인먼트 컨텐츠의 방향을 제시하며, 어린이를 위한 사용자 중심 컨텐츠 설계 프로세스의 전형을 제시하는데 의의가 있다고 할 수 있다.

  • PDF

실시간 철도안전관제 플랫폼에서의 수집 데이터 성능 개선 방안 연구 (A Study on Improvement of Collected Data Performance in Real-time Railway Safety Supervisory Platform)

  • 신광호;박지원;안진
    • 한국도시철도학회논문집
    • /
    • 제6권4호
    • /
    • pp.233-241
    • /
    • 2018
  • 최근 철도안전 감시 및 제어를 위한 데이터 분산 서비스 기반의 융합시스템인 실시간 철도안전 통합 감시 제어 시스템 개발 연구가 진행되고 있다. 차량, 신호, 전력 및 안전감시 설비의 안전 데이터를 실시간 수집하고, 대용량 데이터 처리를 위하여 분산 서비스 기반의 통신 미들웨어를 채택하였다. 그러나, 기존 관제 서버로 활용되는 서버장치의 경우 안전성 등의 사유로 하드웨어 성능이 낮아 분산 서비스 미들웨어의 최대 성능을 발휘하지 못하는 실정이다. 안전관제 시스템에서도 초당 20만 패킷을 전송량 목표로 설정하였으나 LAB 기반 성능시험을 수행한 결과 충족하지 못하였다. 본 논문에서는 기존 장비의 데이터 수집 성능을 개선하고자 철도 데이터의 특성을 분석하였고, 분석 결과에 따라 패킷량이 많은 신호설비와 차량설비의 데이터 모델에 DDS 기반의 스트리밍 전송방식을 적용하였다. 그 결과 하드웨어 성능이 동일한 경우 처리량이 기존보다 약 30.4배 향상됨을 확인하였다. 향후 실시간 철도안전 통합 감시 제어 시스템에 실제로 적용하여 데이터 처리의 성능을 개선해나갈 예정이다.

ChatGPT을 활용한 디지털회로 설계 능력에 대한 비교 분석 (Comparative analysis of the digital circuit designing ability of ChatGPT)

  • 남기훈
    • 문화기술의 융합
    • /
    • 제9권6호
    • /
    • pp.967-971
    • /
    • 2023
  • 최근에는 다양한 플랫폼 서비스가 인공지능을 활용하여 제공되고 있으며, 그 중 하나로 ChatGPT는 대량의 데이터를 자연어 처리하여 자가 학습 후 답변을 생성하는 역할을 수행하고 있다. ChatGPT는 IT 분야에서 소프트웨어 프로그래밍 분야를 포함하여 다양한 작업을 수행할 수 있는데, 특히 프로그램을 대표하는 C언어를 통해 간단한 프로그램을 생성하고 에러를 수정하는데 도움을 줄 수 있다. 이러한 능력을 토대로 C언어를 기반으로 만들어진 하드웨어 언어인 베릴로그 HDL도 ChatGPT에서 원활한 생성이 예상되지만, 베릴로그 HDL의 합성은 명령문들을 논리회로 구조 형태로 생성하는 것이기에 결과물들의 정상적인 실행 여부를 확인해야 한다. 본 논문에서는 용이한 실험을 위해 규모가 적은 논리회로들을 선택하여 ChatGPT에서 생성된 디지털회로와 인간이 만든 회로들의 결과를 확인하려 한다. 실험 환경은 Xilinx ISE 14.7로 모듈들을 모델링하였으며 xc3s1000 FPGA칩을 사용하여 구현하였다. 구현된 결과물을 FPGA의 사용 면적과 처리 시간을 각각 비교 분석함으로써 ChatGPT의 생성물과 베릴로그 HDL의 생성물의 성능을 비교하였다.

TPM 명령어 인가 프로토콜에 대한 내부자 공격 취약점 분석 및 대응책 (Vulnerability Analysis of Insider Attack on TPM Command Authorization Protocol and Its Countermeasure)

  • 오두환;최두식;김기현;오수현;하재철
    • 한국산학기술학회논문지
    • /
    • 제12권3호
    • /
    • pp.1356-1366
    • /
    • 2011
  • TPM(Trusted Platform Module)은 신뢰된 컴퓨팅 환경을 구성하기 위해 플랫폼 내부에 부착된 하드웨어 칩이다. TPM의 핵심 명령어들 중에서 정당한 사용자만이 TPM을 사용할 수 있도록 명령어에 대한 인가(authorization)가 선행되어야 한다. 즉, 사용자는 TPM 칩에게 명령어 인가를 받기 위해 OIAP(Object-Independent Authorization Protocol)이나 OSAP(Object-Specific Authorization Protocol) 프로토콜을 사용한다. 그러나 최근 Chen과 Ryan은 단일 플랫폼 내의 멀티유저 환경에서 내부 공격자가 TPM으로 위장하는 공격에 취약함을 밝히고 그 대응책으로 SKAP(Session Key Authorization Protocol) 프로토콜을 이론적으로 제안하였다. 본 논문에서는 실제 PC에 TPM 칩을 장착한 상태에서 OSAP에 대한 내부자 공격이 실제로 가능함을 인가 프로토콜 실험을 통해 확인하였다. 또한 이전의 대응 방법인 SKAP에서 명령어 구조 변경 및 대칭 키 암호 연산이 필요했던 점을 개선하여 보다 효과적인 내부자 공격 대응책을 제안하였다. 제안 프로토콜에서는 OSAP 명령어 체계만 간단히 수정하고 사용자 및 TPM 칩에서 각각 RSA 암 복호 연산 한번만 추가하면 내부자 공격을 막을 수 있다.

SoC 기반 상황인식 시스템 구조 (An SoC-based Context-Aware System Architecture)

  • 손봉기;이건명;김종태;이승욱;이지형;전재욱;조준동
    • 한국지능시스템학회논문지
    • /
    • 제14권4호
    • /
    • pp.512-516
    • /
    • 2004
  • 상황인식(context-aware)은 인간-컴퓨터 상호작용의 단점을 극복하기 위한 방범으로써 많은 주목을 받고 있다. 이 논문에서는 SoC(System-on-a-Chip)로 구현될 수 있는 상황인식 시스템 구조를 제안한다. 제안한 구조는 센서 추상화, 컨텍스트 변경에 대한 통지 메커니즘, 모듈식 개발, if-then 규칙을 이용한 쉬운 서비스 구성과 유연한 상황인식 서비스 구현을 지원한다. 이 구조는 통신 모듈, 처리 모듈, 블랙보드를 포함하는 SoC 마이크로프로세서 부분과 규칙 기반 시스템 모듈을 구현한 하드웨어로 구성된다. 규칙 기반 시스템 하드웨어는 모든 규칙의 조건부에 대해 매칭 연산을 병렬로 수행하고, 규칙의 결론부는 마이크로프로세서에 내장된 행위 모듈을 호출함으로써 작업을 수행한다. 제안한 구조의 SoC 시스템의 규칙의 매칭부분은 SystemC SoC 개발 환경에서 설계하여 구조의 타당성을 확인하였고, 마이크로프로세서에 내장될 행위모듈에 대해서는 소프트웨어적으로 타당성을 확인하였다. 제안한 SoC 기반의 상황인식 시스템 구조는 주거 환경에서 컨텍스트를 인식하여 노인을 보조하는 지능형 이동 로봇 등에 적용될 수 있을 것으로 기대된다.

Design of an Integrated Monitoring System for Constructional Structures Based on Mobile Cloud in Traditional Towns with Local Heritage

  • Min, Byung-Won;Oh, Sang-Hoon;Oh, Yong-Sun;Okazaki, Yasuhisa;Yoo, Jae-Soo;Park, Sun-Gyu;Noh, Hwang-Woo
    • International Journal of Contents
    • /
    • 제11권2호
    • /
    • pp.37-49
    • /
    • 2015
  • Sensors, equipment, ICT facilities and their corresponding software have a relatively short lifetime relative to that of constructional structure, so these devices have to be continuously fixed or exchanged during maintenance and management. Furthermore, software or analysis tools should be periodically upgraded according to advances in ICT and analysis technology. Conventional monitoring systems have serious problems in that it is difficult for site engineers to modify or upgrade hardware and analysis algorithms. Moreover, we depend on the original system developer when we want to modify or upgrade inner program structures. In this paper, we propose a novel design for integrated maintenance and management of a monitoring system by applying the mobile cloud concept. The system is intended for use in disaster prevention of constructional structures, including bridges, tunnels, and in traditional buildings in a local heritage village, we analyze the status of these structures over a long term or a short-term period as well as in disaster situations. Data are collected over a mobile cloud and future expectations are analyzed according to probabilistic and statistical techniques. We implement our integrated monitoring system to solve the existing problems mentioned above. The final goal of this study is to design and implement a monitoring system for more than 10,000 structures spread within Korea. Furthermore, we can specifically apply the monitoring system presented here to a bridge made from timber in Asan Oeam Village and a traditional house in Andong Hahoe Village to monitor for possible disasters. The entire system design and implementation can be developed on the LinkSaaS platform and the monitoring services can also be implemented on the platform. We prove that the proposed system has good performance by performing a TTA authentication test, web accommodation test, and operation test using emulated data.

H.264/AVC Encoder용 저전력 IP 설계 및 FPGA 구현 (Low-power IP Design and FPGA Implementation for H.264/AVC Encoder)

  • 장영범;최동규;한재웅;김도한;김비철;박진수;한규훈;허은성
    • 대한전자공학회논문지SP
    • /
    • 제45권5호
    • /
    • pp.43-51
    • /
    • 2008
  • 이 본문에서는 제안한 H.264/AVC 인코더의 서브 블록인 Inter prediction 블록, Intra prediction 블록, 디블로킹 필터블록, Transform & Quantization 블록에 대한 저전력 구조를 FPGA로 구현하였다. Inter/Intra prediction블록에서는 분산연산방식을 통해 가산기의 수륵 줄여 60.2%의 면적감소효과를 나타내었으며, 디블로킹 필터블록에서는 하드웨어 공유를 위한 MUX를 사용하여 덧셈연산의 수를 44.3%감소시켰다. 또한, Transform & Quantization 블록에 사용되는 곱셈연산을 CSD와 CSS방식으로 수행하여 면적을 그게 차지하는 곱셈기를 사용하지 않았다. 제안된 저전력 IP들을 사용하여 FPGA(Field Programmable Gate Array)와 ARM 프로세서 기반의 H.264/AVC 인코더를 구현하였다. Baseline Profile을 사용하였고 FPGA와 ARM프로세서가 연동하는 Platform으로 구현하였다. Platform을 사용한 H.264/AVC 인코더 구현을 통하여 제안된 각각의 저전력 IP들이 효율적으로 H.264/AVC 인코더 SoC에서 사용될 수 있음을 확인하였다.