• Clean Technology
• /
• v.18 no.3
• /
• pp.280-286
• /
• 2012

The dry etching of sacrificial $SiO_2$ was performed in supercritical carbon dioxide. The etching of boron phosphor silica glass (BPSG), tetraethyl orthosilicate (TEOS), thermal $SiO_2$, and Si-nitride (SiN) was investigated by using a two chamber system with HF/py etchant and alcohol additives. The etch rate of sacrificial $SiO_2$ increased upon the addition of methanol. The etch selectivity of BPSG with respect to SiN was highest with IPA although the highest etch rate was resulted from methanol except BPSG. The etch rate increased with the temperature in HF/py/MeOH system. Especially the increase of the etch rate was much higher for BPSG with an increase in the reaction temperature. The etch residue was not reduced apparently upon the addition of alcohol cosolvents to HF/py. While the etch rate in HF/$H_2O$ was higher than HF/py/alcohol system, the rate decreased with the addition of alcohols to HF/$H_2O$. The cantilever beam structure of high aspect ratios was released by the dry ething in supercritical carbon dioxide without damage.

• Korean Journal of Materials Research
• /
• v.5 no.4
• /
• pp.397-404
• /
• 1995

반도체 세정공정에서 염기성 세정액(SCI, Standard cleaning 1, $NH_{4}$OH + $H_{2}$O_{2}$ + $H_{2}$O)은 공정상 발생되는 여러 오염물 중 파티클의 제거를 위해 널리 사용되고 있는데, SCI 조성중 $NH_{4}$OH양에 따라 세정 중 실리콘의 식각속도를 증가시킨다. 이 연구에서는 SCI 세정이 CZ(Czochralski)와 에피 실리콘 기판 표면에 미치는 영향을 단순세정과 연속적인 산화-HF 식각-SCI 세정공정을 통해 관찰되었다. CZ와 에피 기판을 8$0^{\circ}C$의 1 : 2 : 10과 1 : 1 : 5 SCI 용액에서 60분까지 단순 세정을 했을 때 laser particle scanner와 KLA사의 웨이퍼 검색장치로 측정된 결함의 수는 세정시간에 따라 변화를 보이지 않았다. 그러나 CZ와 에피 기판을 10분간 SCI 세정후 90$0^{\circ}C$에서 산화 HF식각공정을 4번까지 반복하였을 때 에피 기판 표면의 결함수는 감소하는 반면에 CZ기판에서는 직선적으로 증가하였다. 반복적인 산화-HF 식각-XCI 세정공정을 통해 생성된 CZ기판 표면의 결함은 크기가 0.7$\mu$m 이하의 pit과 같은 형상을 보여주었다. 이들 결함은 열처리 중 CZ 기판내와 표면에 산화 석출물들이 형성, 반복적인 HF 식각-SCI 세정공정을 통해 다른 부위에 비해 식각이 빨리 일어나 표면에 생성되는 것으로 여기어 진다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.158-159
• /
• 2007

반도체 소자의 공정에 있어서 device scaling으로 인한 게이트 산화막 대체 유전체 (high-k)의 공정 개발 확보 방안 필요하다. 본 논문에서는 $Cl_2$/Ar 유도 결합 플라즈마를 이용하여 $HfO_2$ 박막을 식각하였다. $Cl_2$(80 %)/Ar(20 %)의 가스비, 600 W의 RF 전력, -150 V의 직류 바이어스 전압, 20 sccm의 총 가스유랑, 15 mTorr의 압력에서 15.4 nm/min의 최대 식각률을 얻을 수 있었다. 식각 된 $HfO_2$ 박막 표면을 XPS 분석한 결과 Hf와 O는 Cl 라디칼과 반응을 하여 높은 휘발성을 보이지만 Hf-O의 안정된 결합으로 인하여 이온에 의한 스퍼터링 효과에 의해서 식각된다.

• Journal of Sensor Science and Technology
• /
• v.8 no.5
• /
• pp.414-420
• /
• 1999

The oxide sacrificial layer technology is one of the key technologies in surface micromachining. However, the commonly used aqueous HF solutions, including the $NH_4F$ buffered HF solutions (BHF), are known to attack the Al metal layers during the oxide sacrificial etch. A mixed $NH_4F$/HF/glycerine aqueous solution of 4:1:2 ratio is known to have the best etch selectivity between oxide and AI, but even this sacrificial etchant has a significant etch rate for AI. This paper reports an extensive experimental study on various concentration ratios for HF, $NH_4F$ and glycerine, and develops the optimal mixture ratio for sacrificial etching. At the $NH_4F$/HF/glycerine ratio of 2:1:4, the etch selectivity between PSG and Al improves by approximately 6 times over the previously known best selectivity, to a value of 7,700. At this condition, the measured etch rate of PSG film is approximately $2.1\;{\mu}m/min$, which is sufficiently fast. The developed sacrificial etchant allows the addition of a Al metal layer in surface micromachining, without the worry of Al layer erosion during sacrificial etch.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.406-406
• /
• 2010

일반적으로, 나노스케일의 MOS 소자에서는 게이트 절연체 두께가 감소함에 따라 tunneling effect의 증가로 인해 PID (plasma induced damage)로 인한 소자 특성 저하 현상을 감소하는 추세로 알려져 있다. 하지만 요즘 많이 사용되고 있는 high-k 게이트 절연체의 경우에는 오히려 더 많은 charge들이 trapping 되면서 PID가 오히려 더 심각해지는 현상이 나타나고 있다. 이러한 high-k 게이트 식각 시 현재는 주로 Hf-based wet etch나 dry etch가 사용되고 있지만 gate edge 영역에서 high-k 게이트 절연체의 undercut 현상이나 PID에 의한 소자특성 저하가 보고되고 있다. 본 연구에서는 이에 차세대 MOS 소자의 gate stack 구조중 issue화 되고 있는 metal gate 층과 gate dielectric 층의 식각공정에 각각 중성빔 식각과 중성빔 원자층 식각을 적용하여 전기적 손상 없이 원자레벨의 정확한 식각 조절을 해줄 수 있는 새로운 two step 식각 공정에 대한 연구를 진행하였다. 먼저 TiN metal gate 층의 식각을 위해 HBr과 $Cl_2$ 혼합가스를 사용한 중성빔 식각기술을 적용하여 100 eV 이하의 에너지 조건에서 하부층인 $HfO_2$와 거의 무한대의 식각 선택비를 얻었다. 하지만 100 eV 조건에서는 낮은 에너지에 의한 빔 스케터링으로 실제 패턴 식각시 etch foot이 발생되는 현상이 관찰되었으며, 이를 해결하기 위하여 먼저 높은 에너지로 식각을 진행하고 $HfO_2$와의 계면 근처에서 100 eV로 식각을 해주는 two step 방법을 사용하였다. 그 결과 anistropic 하고 하부층에 etch stop된 식각 형상을 관찰할 수 있었다. 다음으로 3.5nm의 매우 얇은 $HfO_2$ gate dielectric 층의 정확한 식각 깊이 조절을 위해 $BCl_3$와 Ar 가스를 이용한 중성빔 원자층 식각기술을 적용하여 $1.2\;{\AA}$/cycle의 단일막 식각 조건을 확립하고 약 30 cycle 공정시 3.5nm 두께의 $HfO_2$ 층이 완벽히 제거됨을 관찰할 수 있었다. 뿐만 아니라, vertical 한 식각 형상 및 향상된 표면 roughness를 transmission electron microscope(TEM)과 atomic force microscope (AFM)으로 관찰할 수 있었다. 이러한 중성빔 식각과 중성빔 원자층 식각기술이 결합된 새로운 gate recess 공정을 실제 MOSFET 소자에 적용하여 기존 식각 방법으로 제작된 소자 결과를 비교해 본 결과 gate leakage current가 약 one order 정도 개선되었음을 확인할 수 있었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.1
• /
• pp.39-45
• /
• 2012

Three-dimensional integrated circuit(3D IC) technology has become increasingly important due to the demand for high system performance and functionality. In this work, BOE and HF wet etching of Cu line surfaces after CMP were conducted for Cu-Cu pattern direct bonding. Step height of Cu and $SiO_2$ as well as Cu dishing after Cu CMP were analyzed by the 3D-Profiler. Step height increased and Cu dishing decreased with increasing BOE and HF wet etching times. XPS analysis of Cu surface revealed that Cu surface oxide layer was partially removed by BOE and HF wet etching treatment. BOE treatment showed not only the effective $SiO_2$ etching but also reduced dishing and Cu surface oxide rather than HF treatment, which can be used as an meaningful process data for reliable Cu-Cu pattern bonding characteristics.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.3
• /
• pp.41-46
• /
• 2008

Etching kinetics of $EAGLE^{2000TM}$ LCD glass was investigated using 2.5MHF-xMHCl$(x:0\sim8)$ acid mixtures. It was concluded that the reaction of HF-containing solutions with the glass was the rate-determining step for the dissolution process when considering following observations; the value of the activation energy $35\sim45$ kJ/mol and insensitivity of the dissolution rate to the etching time and the moving velocity of the glass into the solution. The etching rate linearly increased with increasing the HCl concentration in the etchant. It was also observed that the etched surface was as smooth as the original surface by addition of HCl and increase in etching temperature. This is due to the catalytic role of the $H_{3}O^{+]$ ions in the dissolution process.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.73-73
• /
• 2009

트렌지스터의 채널 길이가 줄어듦에 따라 절연층으로 쓰이는 $SiO_2$의 두께는 얇아져야 한다. 이에 따라 얇아진 절연층에서 터널링이 발생하여 누설전류가 증가하게 되어 소자의 오동작을 유발한다. 절연층에서의 터널링을 줄여주기 위해서는 High-K와 같은 유전율이 높은 물질을 이용하여 절연층의 두께를 높여주어야 한다. 최근에 각광 받고 있는 High-K의 대표적인 물질은 $HfO_2$, $ZrO_2$와 $Al_2O_3$등이 있다. $HfO_2$, $ZrO_2$와 $Al_2O_3$는 $SiO_2$보다 유전상 수는 높지만 밴드갭 에너지, 열역학적 안정성, 재결정 온도와 같은 특성 면에서 $SiO_2$를 완전히 대체하기는 어려운 실정이다. 최근 연구에 따르면 기존의 High-K물질에 금속을 첨가한 금속산화물의 경우 밴드갭 에너지, 열역학적 안정성, 재결정 온도의 특성이 향상되었다는 결과가 있다. 이 금속 산화물 중 $HfAlO_3$가 대표적이다. $HfAlO_3$는 유전상수 18.2, 밴드캡 에너지 6.5 eV, 재결정 온도 $900\;^{\circ}C$이고 열역학적 안전성이 개선되었다. 게이트 절연층으로 사용될 수 있는 $HfAlO_3$는 전극과 기판사이에 적층구조를 이루고 있어, 이방성 식각인 건식 식각에 대한 연구가 필요하다. 본 연구는 $BCl_3$/Ar 유도결합 플라즈마를 이용하여 $HfAlO_3$ 박막의 식각 특성을 알아보았다. RF Power 700 W, DC-bias -150 V, 공정압력 15 mTorr, 기판온도 $40\;^{\circ}C$를 기본 조건으로 하여, $BCl_3$/Ar 가스비율, RF Power, DC-bias 전압, 공정압력에 의한 식각율 조건과 마스크물질과의 선택비를 알아보았다. 플라즈마 분석은 Optical 이용하여 진행하였고, 식각 후 표면의 화학적 구조는 X-ray Photoelectron Spectroscoopy(XPS) 분석을 통하여 알아보았다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.20.2-20.2
• /
• 2009

최근 무전해 식각법을 이용한 실리콘 나노와이어 합성이 다양한 각도에서 이루어지고 있다. 무전해 식각법을 통한 나노와이어 합성은, 단결정 실리콘 기판에 촉매를 올려 기판을 식각할 수 있는데, 이 방법을 이용하여 넓은 면적의 수직방향으로 배열된 10 ~ 300nm 지름의 단결정 실리콘 나노와이어를 합성할 수 있다. 본 연구에서는 무전해 식각법으로 boron이 도핑된 p-type실리콘 기판을 식각하여 실리콘 나노와이어를 합성하였고, 단일 나노와이어의 field-effect transistor(FET) 소자가 가지는 전기적 특성에 대하여 분석하였다. 특히 무전해 식각법을 이용하여 나노와이어를 합성할 때, 촉매로 사용되는 Ag particle이 나노와이어에 미치는 영향에 대해서 분석해 보았다. FET 소자의 게이트 절연막은 가장 일반적으로 사용되는 SiO2 (300nm)와 고유전체로 잘 알려진HfO2(80nm)를 사용하여 전기적 특성을 비교하여 보았다. 한편, HfO2 박막은 atomiclayer deposition(ALD)장비를 이용하여 증착하였다. 합성된 실리콘 나노와이어의 경우 X-ray diffraction(XRD)로 결정성을 확인하였으며, high-resolution transmission electron microscopy(HRTEM)으로 결정성 및 나노와이어의 표면 형태를 확인하였다. 전기적 특성은 I-V 측정을 통하여 Ion/Ioff ratio, 이동도, subthreshold swing, subthreshold voltage값을 평가하였다.

• Korean Journal of Materials Research
• /
• v.4 no.4
• /
• pp.379-384
• /
• 1994

Room-temperature photoluminescent porous Si has been formed by etching Si wafer u-ith the solution of $HF:HNO_{3}: H_{2}O$=l : 5 : 10. We have observed photoluminescence(PL) spectra similar to those reported recently for porous-Si films formed by anodic etching with HF solutions. We have also investigated the dependence of PI, spectra on the etching time which was varied from 1 to 10 minutes. We found that 5-minute etching gave us the strongest PL intensity. We also found by atomic force microscopy( AFM) measurements that the surface fearure size became smaller for longer etching time and the average feature size of the etched Si wafer for 5-minute was about 1, 500~2, 000$\AA$. This indicates that the surface feature of the etched porous Si affects the PL intensity of the sample.