• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.350-353
• /
• 2007

This paper presents an real-time implementation of H.264/AVC High 4:4:4 Predictive profile decoder using general-purpose processors by exploiting multi-threading technique and Single Instruction Multiple Data (SIMD) instructions without any quality degradation. We analyze differences between the existing High profile and High 4:4:4 Predictive profile decoder, and show various optimization techniques to decode high fidelity and high definition (HD) video in real-time. Simulation results show that the proposed decoder can play high fidelity HD video at average 40 frames per seconds (fps) for the IBBrBP bistream and about 50 fps for the Intra-only bitstream.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.142-147
• /
• 2009

The recent H.264/AVC video coding standard provides a higher coding efficiency than previous standards. H.264/AVC achieves a bit rate saving of more than 50 % with many new technologies, but it is computationally complex. Most of fast mode decision algorithms have focused on Baseline profile of H.264/AVC. In this paper, a fast block mode decision scheme for P- slices in High profile is proposed to reduce the computational complexity for H.264/AVC because the High profile is useful for broadcasting and storage applications. To reduce the block mode decision complexity in P- pictures of High profile, we use the SAD value after $16{\times}16$ block motion estimation. This SAD value is used for the classification feature to divide all block modes into some proper candidate block modes. The proposed algorithm shows average speed-up factors of 47.42 ${\sim}$ 67.04% for IPPP sequences.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.112-115
• /
• 2008

본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 High Profile IP를 제안한다. 설계된 모듈은 한 매크로 블록 당 최대 306 cycle내에 동작한다. 제안된 Encoder 구조를 검증하기 위하여 JM 13.2부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하여 설계 된 회로를 검증하였다. 우리는 Hardware cost를 줄이기 위하여 plan mode를 제거하였고, SAD 계산 방법을 사용하여 Hardware cost와 cycle을 줄이는 방법을 채택하였다. 제안된 회로는 133MHz clock에서 동작하며, 합성결과 TSMC 0.18um 공정에 램 포함 25만 gate크기이다.

• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.2045-2049
• /
• 2008

본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 High Profile Intra Prediction을 구조를 제안한다. 설계된 모듈은 한 매크로 블록 당 최대 306 cycle내에 동작한다. 제안된 Encoder 구조를 검증하기 위하여 JM 13.2로부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하여 설계된 회로를 검증하였다. 우리는 Hardware cost를 줄이기 위하여 plan mode를 제거 하였고, SAD 계산 방법과 8 pixel 병렬처리 등을 사용하여 Hardware cost와 cycle을 줄이는 방법을 채택하였다. 제안된 회로는 Full HD1080@fps 영상을 133MHz clock에서 동작시킬 수 있으며, 합성결과 TSMC 0.18um 공정에 램 포함 25만gate크기 이다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2285-2291
• /
• 2011

이 논문에서는, 화면내 예측기, CAVLC(구문기반 적응가변길이 부호화기), DDR2 메모리 제어모듈을 집적화한 H.264 하이프로파일 화면내 부호화기를 제안한다. 설계된 부호화기는 한 매크로블록당 440 cycle에 동작할 수 있으며, 부호화기의 기능을 검증하기 위하여, JM13.2으로부터 참조 C 코드를 개발하고, 참조 C코드로부터 생성된 테스트벡터를 이용하여 개발된 하드웨어를 검증하였다. 개발된 부호화기는 FPGA에서 검증하였으며, DMA 는 200MHz에서, 부호화기모듈은 50MHz에서, 영상입력모듈(VIM)은 25MHz에서 동작한다. 회로의 크기는 Virtex 5XC5VLX330을 사용시에 약 20%의 LUT(43099개)를 사용하였다.

• 한국산학기술학회논문지
• /
• 제10권1호
• /
• pp.110-116
• /
• 2009

DVR 시스템은 비디오 데이터를 저장/재생해야 하기 때문에 대용량의 비디오 데이터를 압축하는 것이 매우 중요하다. 압축 방법으로 기존의 MPEG-4 압축을 사용하는 고성능 DVR 제품군은 국내외 적으로 다수가 있으나, 성능은 대부분 입력 영상에 비해서, 열화된 영상 크기인 CIF(D1/4)크기를 압축하는 DVR이 대다수이다 본 논문에서는 DSP를 이용하여 M-JPEG과 H.264 코덱을 구현하였다 M-JPEG은 다채널 모니터링을 위한 네트워크 전송용으로 사용하였으며, H.264는 Baseline Profile을 지원하여 기존의 MPEG-4 압축에 비해 $2{\sim}4$배 압축률 상승시켰다. 그 결과 가로 720픽셀, 세로 480픽셀의 고해상도를 지원할 수 있게 되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.639-642
• /
• 2005

본 논문에서는 낮은 비트율에서 H.264 인트라 부호화와 JPEG2000 영상의 주관적, 객관적 화질 평가를 수행하였다. 그 결과 H.264 high 프로파일의 인트라 부호화 영상이 JPEG2000 영상보다 주관적, 객관적 화질이 우수하였다. 하지만, DCT와 웨이블릿 변환, 양자화의 큰 차이로 인해서 Blocking 현상이 보다 많았다. 따라서 최적 화질을 위한 새로운 변환 알고리즘의 필요성을 제시하고자 한다.

• 대한전자공학회논문지SP
• /
• 제41권5호
• /
• pp.203-216
• /
• 2004

최근의 영상 압축기술 발달과 이동통신의 급속한 성장으로 고품질의 멀티미디어 서비스를 이동통신과 같은 에러에 노출된 채널 환경 하에서 제공하는 것이 점차로 가능해짐에 따라 이를 뒷받침할 에러 강인 기술에 대한 요구가 커졌다. 본 논문에서는 H.324M 환경에서 MPEG-4 심플 프로파일과 IP 패킷 네트워크 환경에서 H.264/AVC 베이스라인 기술의 성능을 분석하고 평가한다. 특히, MPEG-4 심플 프로파일의 재동기화 기술과 데이터 구분화 기술, 그리고 H.264/AVC 베이스라인의 유연한 매크로블록 순서(FMO) 기술을 여러 산발(Random) 비트와 군집(Burst) 비트에러 조건하에서 복호화된 영상의 객관적인 화질과 압축률 측면에서 평가한다.

• 대한전자공학회논문지SP
• /
• 제43권6호
• /
• pp.97-104
• /
• 2006

최신 비디오 압축 표준인 H.264/AVC는 손실 압축을 근간으로 고안되었기 때문에 무손실 압축 방식에서는 최고의 효율을 얻을 수 없다. 본 논문에서는 H.264/AVC에 화소 단위의 예측을 적용한 두 가지 효과적인 인트라 무손실 부호화 방법을 제안한다 H.264/AVC의 인트라 후에 생성된 차분영상에 대해서 화소 단위 예측 방법과 기존의 인트라 예측 방법에 추가적인 인트라 예측 모드로서 화소 단위 예측 방법을 제안한다. 제안된 무손실 부호화 알고리즘은 대부분의 테스트 영상에서 기존의 H.264/AVC FRExt high profile과 비교하여 약 $12%{\sim}25%$ 정도 향상된 압축률을 얻을 수 있다.

• ETRI Journal
• /
• 제31권6호
• /
• pp.784-794
• /
• 2009

We present a full HD (1080p) H.264/AVC High Profile hardware encoder based on fast motion estimation (ME). Most processing cycles are occupied with ME and use external memory access to fetch samples, which degrades the performance of the encoder. A novel approach to fast ME which uses shared multibank memory can solve these problems. The proposed pixel subsampling ME algorithm is suitable for fast motion vector searches for high-quality resolution images. The proposed algorithm achieves an 87.5% reduction of computational complexity compared with the full search algorithm in the JM reference software, while sustaining the video quality without any conspicuous PSNR loss. The usage amount of shared multibank memory between the coarse ME and fine ME blocks is 93.6%, which saves external memory access cycles and speeds up ME. It is feasible to perform the algorithm at a 270 MHz clock speed for 30 frame/s real-time full HD encoding. Its total gate count is 872k, and internal SRAM size is 41.8 kB.