• 방송공학회논문지
• /
• 제10권3호
• /
• pp.348-356
• /
• 2005

본 논문에서는 H.264로 부호화 된 비트스트림을 이전보다 낮은 비트율을 갖는 비트스트림으로 변환시키기 위한 고속 비트율 감축 트랜스코딩을 제안한다. 제안된 트랜스코딩 기법은, 복호기에서 나온 블록 모드 정보와 움직임 벡터를 이용하여, 확률 기반의 블록 모드 결정 기법과 움직임 벡터 재사용 및 정제 기법을 사용하였다. 그 결과, 직렬 화소 영역 트랜스코딩과 비교하였을 때 약 0.1$\∼$0.3 dB 정도의 화질 저하가 있지만, 부호화 시간을 비교하였을 때 약 40배 빠른 결과를 얻었다.

• ETRI Journal
• /
• 제31권5호
• /
• pp.510-517
• /
• 2009

A high throughput parallel decoding method is developed for context-based adaptive variable length codes. In this paper, several new design ideas are devised and implemented for scalable parallel processing, a reduction in area, and a reduction in power requirements. First, simplified logical operations instead of memory lookups are used for parallel processing. Second, the codes are grouped based on their lengths for efficient logical operation. Third, up to M bits of the input stream can be analyzed simultaneously. For comparison, we designed a logical-operation-based parallel decoder for M=8 and a conventional parallel decoder. High-speed parallel decoding becomes possible with our method. In addition, for similar decoding rates (1.57 codes/cycle for M=8), our new approach uses 46% less chip area than the conventional method.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 IWAIT
• /
• pp.207-210
• /
• 2009

An efficient algorithm to compress high dynamic range (HDR) videos is proposed in this work. We separate an HDR video sequence into a tone-mapped low dynamic range (LDR) sequence and a ratio sequence. Then, we encode those two sequences using the standard H.264/AVC codec. During the encoding, we allocate a limited amount of bit budget to the LDR sequence and the ratio sequence adaptively to maximize the qualities of both the LDR and HDR sequences. While a conventional LDR decoder uses only the LDR stream, an HDR decoder can reconstruct the HDR video using the LDR stream and the ratio stream. Simulation results demonstrate that the proposed algorithm provides higher performance than the conventional methods.

• 한국전자통신학회논문지
• /
• 제5권1호
• /
• pp.23-30
• /
• 2010

H.264/AVC는 기존 비디오 코덱보다 성능이 우수하여 최근 IPTV, DMB등의 압축표준으로 사용되고 있다. 따라서 H.264/AVC로 압축된 데이터를 이전 코덱을 사용하는 장비에서 이용하기 위하여 트랜스코딩 연구가 이루어지고 있다. 본 연구에서는 움직임벡터의 군집화(Clustering)를 이용한 H.264/AVC에서 MPEG-2로의 트랜스코딩 방법을 제시한다. H.264/AVC 비트스트림을 MPEG-2의 인코더로 보낼 때 H.264/AVC 가변블록의 움직임벡터들의 거리와 방향성을 고려한 클러스터링을 수행하여 후보벡터를 선택한 후 최소의 왜곡치를 갖는 1개의 움직임벡터로 최종 결정한다. 이렇게 선정된 최종 움직임벡터는 MPEG-2 인코더에서 ${\pm}2$ pixel 만큼 전역탐색으로 보정 한 후 재사용하는 방법으로 트랜스코딩 시간을 최소화하고자 한다. 실험을 통하여 계산시간과 비디오 화질을 비교한 결과 기존연구보다 PSNR값이 최대 6.7% 향상되었으며 부호화 시간은 최대 64% 개선되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 신호처리소사이어티 추계학술대회 논문집
• /
• pp.83-86
• /
• 2003

In this paper, we propose a new hardware architecture for integer transform, quantizer operation of a new video coding standard H.264/JVT. We describe the algorithm to derive hardware architecture emphasizing the importance of area for low cost and low power consumption. The proposed architecture has been verified by PCI-interfaced emulation board using APEX-II Altera FPGA and also by ASIC synthesis using Samsung 0.18 ${\mu}{\textrm}{m}$ CMOS cell library. The ASIC synthesis result shows that the proposed hardware can operate at 100 MHz, processing more than 1, 300 QCIF video frames per second. The hardware is going to be used as a core module when implementing a complete H.264 video encoder/decoder ASIC for real-time multimedia application.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2004년도 정기총회 및 학술대회
• /
• pp.103-106
• /
• 2004

본 논문에서는 PC 기반 지상파 DMB(Terrestrial Digital Multimedia Broadcasting, T-DMB) 수신기를 위한 SW 최적화에 대해 설명한다. 이 수신기는 PC 외부에 지상파 DMB 신호를 안테나로 수신하여 복조하고 채널 복호하는 프론트 엔드(front-end) 수신 모듈을 이용, USB를 통하여 RS(Reed-Solomon) 부호화된 MPEG-2 TS(Transport Stream) 데이터를 읽어 들여 RS 복호, TS 역다중화, 비디오 복호, 오디오 복호 등의 SW 처리 과정을 거쳐 디스플레이 상에 수신 내용을 표시하게 된다. 본 논문에서는 저사양 PC에서도 T-DMB를 수신할 수 있도록 H.264/MPEG-4 AVC(Advanced Video Coding) 복호 과정을 최적화한 결과에 대해 설명한다.

• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.57-62
• /
• 2011

본 논문에서는 H.264, MPEG-2, MPEG-4, AVS, VC-1 코덱 표준의 가변 길이 복호화와 역 영자화가 가능한 MF-VLD(Multi-Format Variable Length Decoder)의 효율적인 구조에 대한 설계 방법을 제안 한다. 제안하는 MF-VLD는 MPSOC(Multiprocessor System on Chip)에 적합한 구조로 설계되었으며, 역 양자화된 데이터에 대해서 bit-plane알고리즘을 적용하여 AHB 버스의 폭을 줄였고, 내부 메모리의 사용량을 최소화 하기 위해 외부 SDRAM을 사용하였다. 또한, 코덱의 가변길이 복호화 모듈을 분리 가능한 구조로 설계하여 상황에 따라 가변길이 복호화 모듈에 대한 추가 및 제거가 용이 하도록 하였다. 설계된 MF-VLD는 0.18 ${\mu}m$ 공정에서 200 MHz의 속도로 동작하며, 사이즈는 약 657 K 게이트 이고, 사용되는 메모리는 약 27K 바이트 이다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제10권4호
• /
• pp.309-318
• /
• 2004

본 논문에서는 선택적으로 강화계층의 시간적 예측 정보를 사용하는 H.264 기반 선택적인 미 세입자 스케일러블 비디오 코딩 방법을 제안한다. 제안된 방법의 기본계층은 최근 표준화되었으며 고압축률이 특징인 H.264 (MPEG-4 Part 10 AVC) 알고리즘으로 코딩한다. 강화계층은 기본적으로 국제표준인 비트플레인 기반 MPEG-4 (Part 2) 미세입자스케일러블 코딩 방법으로 코딩한다. 본 논문에서는 엔코더측에서 강화계층간 시간적 예측 방법에 의해 발생된 효과적인 영상 정보를 드리프트 현상이 최소화하는 방향으로 선택적으로 적용하여 디코더측에 전송하는 방안을 제안하였다. 강화계층간 예측 방법만을 추가했을 때는 시간적 중복성을 줄여주는 효과를 볼 수 있지만 저비트율 대역에서 엔코더와 디코더간의 참조 저장 영상 불일치로 인한 드리프트 현상이 심하게 발생한다. 제안된 알고리즘은 시간적 예측 결과가 우수하여 코딩효율을 현저히 높혀줄 수 있는 경우에만 선택적으로 강화계층간의 시간적 예측 정보를 사용하였으며, 이로 인하여 저비트율 대역에서의 드리프트 현상을 현저하게 줄 일수 있었으며, 전반적으로 코딩 효율을 높여주는 효과를 가져왔다. 여러 영상 시퀀스를 대상으로 실험한 결과, 제안된 코딩 방법은 현존하는 국제표준인 MPEG-4 기반 미세입자 스케일러블 코딩 방법보다 같은 비트율 대역에서 영상화질이 약 3∼5 dB 높은 성능을 보여주고 있으며, H.264를 기반으로한 미세입자 스케일러블 코딩 방법보다도 약 1∼3 dB 높은 성능을 보여주고 있음을 발견할 수 있었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 2006년도 하계종합학술발표회 논문 초록집
• /
• pp.404-404
• /
• 2006

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2009년도 추계학술대회
• /
• pp.251-254
• /
• 2009

본 논문에서는 고해상도 동영상의 실시간 복호화를 위하여 Application Specific Instruction-set Processor (ASIP)기술을 이용하여 H.264/AVC 고속 병렬 복호화기를 설계하였다. 우선, 하드웨어에 최적화된 구조로 복호화기를 설계하고 LISA로 기술한 멀티미디어 전용 명령어를 명령어 집합에 추가하였다. 이렇게 설계한 고속 H.264/AVC 복호화기는 사이클 기반 시뮬레이터에서 성능을 측정한 결과 기존 대비 약 35%의 복호화 사이클 감소를 보였다. 추가적인 성능 향상을 위해, 앞서 설계한 고속복호화기를 여러 개 사용하여 병렬 H.264/AVC 복호화기를 설계하였다. 병렬 복호화기는 여러 매크로블록을 동시에 복호화 처리함으로써 복호화기의 성능을 대폭 향상시켰다. 병렬 복호화기는 고속 복호화기 대비 약 75%의 복호화 사이클이 감소하였다. 이에 고해상도 동영상의 실시간 복호화를 위한 H.264/AVC 고속 병렬 복호화기의 설계 방법을 제시하고자 한다.