• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 추계학술대회
• /
• pp.42-45
• /
• 2011

최근ISO/IEC와 ITU는 공동 협력팀(Joint Collaborative Team on Video Coding-JCT-VC)을 구성하여 HEVC(High Efficiency Video Coding)라 불리는 새로운 비디오 압축 표준 기술을 개발하고 있다. JCT-VC의 목표 중 하나는 H.264/AVC 압축률의 2배를 향상하는 것으로 최근 HEVC 테스트 모델(HEVC Test Model - HM)을 확정했다. HM의 여러 기술 중에서 확장 블록 구조 (large block structure) 기술은 CU(Coding Unit)와 TU(Transform Unit), PU(Partition Unit)로 구성된다. CU와 TU는 압축 단위와 변환 기술을 확장한 반복적인 문법구조(recursive syntax structure)이며, PU는 H.264/AVC과 동일한 형태를 띈다. 확장 블록 구조는 CU, PU, TU의 여러 조합에 의해 다양한 모드를 지원하여 압축 성능은 높아졌지만 HM 부호화기의 복잡도는 증가한다. 본 논문에서는 HM에 채택된 확장 블록 구조 기술에 대해 설명한 후, 계층적 B프레임 구조로 부호화 되는 경우 이전 레벨의 CU Depth 정보를 이용하여 현재 레벨의 CU Depth를 효과적으로 제한하여 기존의 방법보다 빠르게 부호화하는 방법을 제안한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2016년도 추계학술대회
• /
• pp.98-99
• /
• 2016

최근 초고화질 해상도(UHD) 영상 서비스에 따른 기존의 비디오 압축 기술인 H.264/AVC 대비 두 배 이상의 압축 성능을 가지는 HEVC(High-Efficiency Video Codec)의 표준화가 완료되었다. 그러나 높은 압축 효과를 얻기 위하여 복잡한 연산이 필요한 기법들이 많이 도입되어 HEVC의 부호화 복잡도는 H.264/AVC보다 크게 증가되었다. 이에 본 논문은 HEVC의 복잡도를 줄이기 위한 정보로 입력 영상에 장면 전환 프레임을 전처리 과정을 통하여 검출하였다. 검출된 정보는 참조 픽쳐 리스트를 구성하는데 사용하여 HEVC 부호화기의 계산 복잡도의 큰 비중을 차지하는 ME(Motion Estimation)와 MC(Motion Compensation)의 횟수를 줄이도록 설계하였다.

• 대한전자공학회논문지SP
• /
• 제43권1호
• /
• pp.27-38
• /
• 2006

제한된 채널 대역폭이나, 저장 공간의 한계가 있는 경우 일정한 화질의 영상을 얻기 위해서는 영상의 움직임, 화면전환, 버퍼 용량, 채널 대역폭등의 변화에 순간, 순간 적응할 수 있는 비트율 제어 방법이 필요하다. 각 프레임마다 목표한 비트수를 얼마나 정확하게 예측할 수 있는지, 또는 버퍼에 의한 영상 지연 시간을 얼마나 짧게 할 수 있는지 등이, 효율적인 부호화기를 구성하는데 필요한 기술들이다. 따라서 본 논문에서는 비디오 부호화기에서 찾을 수 있는 여러 가지 선형 관계를 이용하여 위의 요구 조건을 만족하는 비트율 제어 방법을 제안한다. 제안된 방법에서는 3가지의 선형 관계에 대해서 설명을 한다. 첫 번째로, 비트수(R)와 양자화 된 변환 계수 중 Zero의 비율(p)과의 관계. 두 번째, PSNR과 양자화변수(QP) 사이의 관계, 그리고 마지막으로 QP와 p에서의 선형적 특성을 찾을 수 있었다. 제안된 비트율 제어 방법과 H.264/MPEG-4 AVC JM9.3의 비트율 제어 방법을 비교 실험하여 본 결과, 제안된 방법에서 정확한 비트수 예측, 낮은 버퍼 충만도, 높은 PSNR을 관찰 할 수 있었다.

• 한국통신학회논문지
• /
• 제33권8C호
• /
• pp.591-597
• /
• 2008

H.264/AVC는 기존 영상 압축 표준과 달리 Intra 부호화에서도 가변 크기 블록과 예측 부호화를 사용하여 압축 효율을 높이고 있다. 한 매크로 블록을 부호화 하는 경우 $I16{\times}16$ 모드에서 4가지, $I4{\times}4$ 모드에서 9가지 예측 모드 중 가장 좋은 성능을 보이는 모드를 선택하여 부호화를 행한다. 현재 H.264 참조 소프트웨어인 JM에서는 모드 결정 방법으로 RDO (Rate Distortion Optimization)를 채택하여 사용하고 있으며 이는 RD 관점에서 가장 좋은 성능을 보이는 모드를 선택하여 부호화를 행하는 것이다. 본 논문에서는 H.264/AVC Intra 부호화의 부호화 효율을 향상 시킬 수 있는 모드 결정 방법을 제안한다. RDO는 영상 부호화기에 적용되는 과정에서 복잡도를 줄이기 위하여 부호화 되는 단위 블록들의 부호화 결과는 독립이라는 가정을 하였다. 하지만 실제 H.264/AVC 인트라 부호화 구조는 인접 블록의 이미 부호화 된 픽셀 값을 사용함으로써 인접 블록의 부호화 결과에 영향을 받도록 되어있다. 때문에 제안하는 방법은 이 블록 간 부호화 결과가 종속이라는 점을 고려하여, 기존 RDO 내 $I4{\times}4$ 예측 모드 결정 과정 중 다음 블록의 예측을 위해 사용되는 현재 블록 내 화소 값의 왜곡에 중점을 두어 모드 결정을 하는 과정을 추가함으로써 압축 성능 향상을 꾀한다. 제안하는 모드 결정 방법은 다양한 시퀀스와 QP에서 같은 화질대비 $0.64{\sim}l.65%$의 비트율 감소나 같은 비트율 대비 $0.049{\sim}0.101dB$의 PSNR 향상을 보인다.

• 방송공학회논문지
• /
• 제12권6호
• /
• pp.611-623
• /
• 2007

H.264|AVC 영상 압축부호화 국제 표준은 영상의 효율적인 압축을 위하여 화면 내 프레임뿐만 아니라 화면 간 프레임에서도 다양한 블록 크기로 화면 내 예측을 수행할 수 있도록 설계되어 있다. 그러나 이는 영상 부호화 처리 시간의 급격한 증가를 초래하여 부호화기의 실시간 응용에 걸림돌이 될 수 있다. 본 논문에서는 먼저 화면 내 예측 부호화 수행 여부에 대한 조기 결정 방법과 화면 내 예측 부호화 수행 시 부호화하고자 하는 블록의 영상 내용 특성과 QP값의 변화에 따른 부호화 대상 주변 블록 모드 정보를 이용하여 만들어진 조건부 확률을 이용하여 화면 내 예측 부호화를 고속화하는 방법을 제안한다 제안된 방법은 기본적으로 화면 간 프레임 부호화에 있어서 화면 내 예측 수행 여부에 대한 조건을 결정하고, 화면 내 예측이 사용될 경우 부호화하고자 하는 블록의 내용 특성과 부호화된 주변 블록의 결정 모드를 고려하여 화면 내 예측을 고속화하는 것이다. 본 논문의 실험은 H.264|AVC의 참조 소프트웨어인 JM 11.0을 사용하여 검증하였으며, 제안된 방법을 사용하였을 경우 무시할 수 있을 정도의 PSNR 감소와 비트율 증가를 가져 왔으며, 전체 부호화 시간은 최대 41.63%가 단축되는 효과를 얻을 수 있었다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 하계학술대회
• /
• pp.173-176
• /
• 2011

현재 표준화가 진행 중인 HEVC (High-efficiency video coding) 는 기존의 동영상 표준과 마찬가지로 여러 기술들이 혼합된 하이브리드 영상 부호화 프레임 워크 구조를 따르고 있다. 특히, 다양한 크기의 부호화 단위 (Coding Unit : CU), 예측단위 (Prediction Unit : PU), 변환 단위 (Transform Unit : TU) 의 사용으로 인해 HD 이상의 영상에 대하여 기존의 H.264/AVC 보다 약 40%의 압축률 향상을 보이고 있다. 하지만 그로 인하여 부호화기 복잡도가 약 3 배 이상 증가하는 것으로 나타났으며 이는 실시간 부호화가 요구되는 분야에서 큰 문제가 될 것이다. 본 논문은 HEVC 부호화기 복잡도를 낮추기 위하여 최적의 CU 를 결정하는 과정 중 조기에 CU 를 결정하는 고속 CU 결정 방법을 소개한다. 실험 결과, 제안된 방법은 HM과 비교하여 PSNR (Peak Signal to Noise Ratio) 의 손실이 거의 없이 최대 약 58%의 부호화 시간을 절약하였다.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.774-780
• /
• 2017

본 논문은 HEVC의 엔트로피 코딩방법인 CABAC 부호화기를 위한 효율적인 이진 산술 부호화기 하드웨어 구조를 제안한다. CABAC은 HEVC 표준에서 사용되는 엔트로피 코딩 방법으로 통계적 중복성을 제거하여 영상의 높은 압축률을 지원한다. 하지만 이진 산술 부호화(Binary Arithmetic Encode)는 데이터 간의 의존 관계가 높아 병렬처리가 어렵고 실시간 처리의 지연이 발생 된다. 제안하는 이진 산술 부호화기는 입력으로 들어오는 빈을 고속으로 처리하기 위하여 재정규화 과정을 분리 시켜 동작하도록 설계한다. 기존의 반복적인 알고리즘을 병렬적으로 처리함으로써 최대지연시간(Critical Path)을 최적으로 줄일 수 있는 4단계의 파이프라인 구조로 설계하였다. 또한, 멀티-빈 구조를 적용하여 클록 사이클 당 3개의 빈을 처리한다. 제안하는 CABAC의 이진 산술 부호화기는 Verilog-HDL로 설계하였으며 65nm 공정으로 합성하였다. 합성 결과 게이트수는 8.07K 이며 최대 동작주파수는 769MHz로 최대 빈 처리량은 2307Mbin/s이다. 제안하는 하드웨어 구조는 기존의 이진 산술 부호화기와 비교하여 최대 빈 처리량이 26% 만큼 증가 하였다.

• 대한전자공학회논문지SP
• /
• 제45권3호
• /
• pp.74-79
• /
• 2008

본 논문은 H.264/AVC 비디오 코덱의 부화소 움직임 추정 연산을 효율적으로 줄일 수 있는 고속 부화소 움직임 추정 알고리즘을 제안한다. 부화소 움직임 추정 연산은 보다 정확한 움직임 벡터를 찾을 수 있어 비디오 코덱에 널리 사용되지만, 추가적인 보간 및 탐색 연산으로 인해 부호화기의 연산량을 증가시키는 문제점이 있다. 제안하는 고속 부화소 움직임 추정 알고리즘은 SASR(Simplified Adaptive Search Range)을 이용하여 부화소 움직임 추정 연산을 선택적으로 수행하며 MSDSP(Mixed Small Diamond Search Pattern)을 이용하여 부화소 탐색 지점을 감소시켰다. 제안한 알고리즘은 전역 부화소 탐색 알고리즘과 비교하여 탐색 지점이 최대 93.2% 감소하였으며, PDFPS(Prediction-based directional fractional pixel search) 알고리즘보다 탐색 지점이 최대 81% 감소하며 PSNR 감소는 최대 0.04dB로 화질의 열화는 매우 미비했다.

• 한국통신학회논문지
• /
• 제28권12C호
• /
• pp.1182-1191
• /
• 2003

본 논문에서는 H.264의 정수 변환 모듈, 양자화 모듈, 역양자화 모듈, 정수 역변환 모듈에 대한 하드웨어 구조를 제안한다. 새로운 동영상 압축기술인 H.264의 전체 구성 중에서 핵심 부분인 동영상 데이터의 영역 변환 및 양자화 기능들을 하드웨어로 설계할 수 있도록 알고리즘을 기술하고, 저전력 설계를 위하여 하드웨어 사이즈를 최소화하도록 구조를 정하였다. 구현된 전체 모듈들은 PCI 인터페이스를 통한 Altera APEX-II FPGA 구성과 삼성 STD130 0.18um CMOS Cell Library를 이용하여 각각 합성하고 검증하였다. 이렇게 검증된 구조의 성능은 ASIC으로 구현하였을 경우 최대 동작 주파수가 100MHz이며, QCIF의 사이즈 기준으로 초당 최대 1295 프레임의 계산을 수행할 수 있으며, 이는 하드웨어 기반의 H.264 실시간 부호화기를 설계하기에 적합한 구조임을 보여준다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2008년도 추계학술대회
• /
• pp.267-270
• /
• 2008

H.264|AVC는 인트라 부호화 효율을 높이기 위해 공간 영역에서 주변 화소를 이용하여 다양한 방향에 대한 율-왜곡 최적화 기법을 사용하여 최적의 인트라 예측 모드를 선택한다. 하지만 율-왜곡 최적화 기법을 사용함에 따라 인트라 부호화에 높은 복잡도가 필요하게 되었다. 따라서 본 논문에서는 인트라 예측 모드 결정의 연산 복잡도를 감소시키고자 사전에 인트라 4x4 예측 모드들의 SATD(Sum of Absolute Transform Difference)를 계산하여 조기에 최우선 모드(Most Probable Mode)를 선택하는 방법을 제안하고, SATD의 값에 따라 제한된 후보 모드에 대해서만 율-왜곡 최적화를 수행하여 연산 복잡도를 감소하는 방법을 제안한다. 또한 Vertical, Horizontal 그리고 DC모드는 인트라 $4{\times}4$와 인트라 $16{\times}16$의 공통적인 모드이므로 인트라 $4{\times}4$에서 계산되어진 SATD값을 이용하여 인트라 $16{\times}16$에서의 SAD 계산 복잡도를 줄이는 방법을 제안한다. 본 논문에서 제안하는 빠른 인트라 예측 모드 결정 기법은 연산 복잡도는 평균 61.4% 감소 시킨 반면 부호화 손실은 평균 3.09%에 불과하였다.