• 대한전자공학회논문지SD
• /
• 제49권3호
• /
• pp.21-29
• /
• 2012

본 논문에서는 H.264/AVC 부호화기의 성능 향상을 위해 고성능 CAVLC 부호화기의 하드웨어 구조를 제안한다. 기존의 CAVLC 부호화기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 CAVLC는 CAVLC의 파라미터 중에 Runbefore를 순방향 탐색기법으로 계산하고 그 외 파라미터들은 역방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호화기에 조기 종료 모드를 적용하고 2단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC 부호화기의 하드웨어 구조를 매그나칩 공정 $0.18{\mu}m$ 셀 라이브러리로 합성한 결과, 최대동작 주파수는 125MHz이며 게이트 수는 17k이다. 제안한 CAVLC 부호화기의 하드웨어 구조를 H.264/AVC 표준 참조 소프트웨어 JM13.2에서 추출한 데이터를 이용하여 테스트한 결과, $16{\times}16$ 매크로블록을 처리하는데 평균적으로 36.0사이클이 소요되어 기존의 CAVLC 부호화기보다 성능이 57.8% 향상됨을 확인하였다.

• 방송공학회논문지
• /
• 제13권5호
• /
• pp.732-743
• /
• 2008

본 논문은 H.264/AVC가 이전의 비디오 코덱에서 사용하는 8$\times$8 변환이 아닌 4$\times$4 변환을 도입하면서 인트라 및 인터 예측 성능을 높인 반면 공간적 압축도가 낮은 점을 개선하기 위한 다차원 변환 방법을 제안한다. 다차원 변환 방법은 H.264/AVC가 갖는 시간적 예측의 장점과 공간적 압축도를 동시에 충족시킬 수 있는 방법이다. 먼저 실험을 통해 다차원 DCT가 H.264/AVC의 2차원 정수 변환(Integer Transform)보다 에너지 압축율이 높다는 것을 보였다. 다차원 DCT를 위한 정수형 변환과 양자화기를 설계하였으며, H.264에서 사용하는 컨텍스트 기반 적응 가변 길이 코딩 (CAVLC)을 엔트로피 코더로 사용하여 다차원 부호화기를 설계하였다. 다차원 부호화기에는 다차원 변환에 따른 블록 주사 방식과 파라미터 갱신, 다차원 변환 모드 선택 등의 도구가 적용되었다. 실험 결과, 다차원 부호화기는 낮은 비트율에서 H.264/AVC와 유사한 압축 효율을 보였지만, 엔트로피와 0이 아닌 계수를 계산하여 비교한 통계적 성능 비교에서는 높은 성능을 보였다. 따라서, 다차원 부호화에 대한 추가적인 연구가 진행된다면 기존의 H.264/AVC의 성능을 보완할 수 있는 부호화 알고리즘으로서 발전할 수 있을 것이다.

• 한국통신학회논문지
• /
• 제30권5C호
• /
• pp.371-381
• /
• 2005

본 논문에서는 동영상의 실시간 부/복호화를 위한 하드웨어 기반의 CAVLC 엔트로피 부/복호화기 구조를 제안한다. H.264/AVC의 무손실 압축 기법인 내용기반 가변길이 부호화(Context-based Adaptive Variable Length Coding)는 이전 표준의 기법과 다른 알고리즘을 채용하여 높은 부호화 효율과 복잡도를 가지고 있다. 이를 하드웨어 구조로 설계하기 위하여 메모리 재사용 기법을 적용하여 리소스를 최적화 하였으며, 지금까지 제시된 여러 엔트로피 부/복호화 구조 중 휴대용 기기에 적합한 성능 대비 리소스를 가지는 구조를 선택하고 이를 병렬 처리 구조로 설계하여 부호화 성능을 향상시켰다. 구현된 전체 모듈은 Altera사의 Excalibur 디바이스를 이용하여 검증하고 삼성 STD130 0.18um CMOS Cell Library를 이용하여 합성 및 검증하였다. 이를 ASIC으로 구현할 경우 부호화기는 150Mhz 동작주파수에서 CIF 크기의 동영상을 초당 300프레임 이상 처리하며 복호화기는 140Mhz 동작주파수에서 CIF 크기의 동영상을 초당 250 이상 처리할 수 있다. 본 결과는 하드웨어 기반의 H.264/AVC 실시간 부호화기와 복호화기를 설계하기에 적합한 하드웨어 구조임을 보여준다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.971-974
• /
• 2014

H.264/AVC 영상 부호화기의 비트율(Bitrate) 제어에 사람의 눈에 잘 인식되는 부분의 화질을 향상하고 인식률이 낮은 부분의 화질을 낮추어 상대적으로 향상된 화질을 얻기 위한 방법을 연구하였다. 먼저 H.264/AVC 영상 부호화기에서, 장면 변화로 인한 참조 프레임의 비트 낭비를 막기 위해 GOP(Group of Pictures) 단위로 장면 변화를 검출한 후, 검출된 장면 변화에 대해 GOP를 적용 시킨다. 해당 GOP 내에서 시각 인지도에 기초하여 물체의 움직임으로 인한 인식률이 높은 부분을 검출하고, 인식률이 높은 부분에 대해 QP(Quantization Parameter)의 재분배로 비트율을 높임으로써 화질을 향상시키고, 인식률이 낮은 부분에 대해서는 비트율을 적게 분배한다. 그 결과 한정된 대역폭을 갖는 전송 환경에서 영상을 향상된 화질로 이용할 수 있는 방법을 제안한다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.34-40
• /
• 2010

본 논문에서는 H.264/AVC에서 구문 요소의 저장 공간을 줄인 효율적인 CABAC 부호화기를 제안하였다. 제안하는 구조는 모든 블록을 하드웨어 기반으로 설계하여 프로세서에 의존하지 않고 빠른 처리가 가능하다. 또한 CABAC 부호화기의 문맥 모델러에서는 문맥 모델을 유도하기 위해 이웃 블록의 데이터가 필요한데 이웃 블록 데이터를 가공하지 않은 상태로 전부 저장하게 된다면 메모리 용량이 비효율적으로 커지게 된다. 따라서 본 논문에서는 이웃 블록 데이터를 효율적으로 저장하여 메모리 크기를 감소시키는 방법을 사용한다. 제안하는 CABAC 부호화기는 0.18um 표준 셀 라이브러리를 이용하여 합성한 결과 35,463 게이트의 면적을 사용하였으며, 최대 180MHz까지 동작이 가능하고 입력 심벌 당 소요되는 사이클 수는 약 1에 가깝다.

• 방송공학회논문지
• /
• 제17권3호
• /
• pp.471-479
• /
• 2012

화면 내 예측 (intra prediction)은 H.264/AVC 참조 소프트웨어의 중요한 기술들 중의 하나 이지만, 커다란 부호화 복잡도를 가지고 있다. 이 문제를 해결하기 위하여 많은 고속 알고리즘이 제안되어 왔다. 본 논문에서는 H.264/AVC 부호화기의 높은 복잡도를 줄이기 위하여 서브 샘플링 (sub-sampling)된 화소들을 이용해 현재 블록의 에지 방향을 예측하는 고속 화면 내 예측 모드 선택 알고리듬을 제안한다. 제안한 알고리듬은 이전 알고리즘에 비해 H.264/AVC 부호화기의 복잡도를 줄일 뿐 아니라 부호화 성능을 향상 시키는 것을 보여준다. 실험결과는 제안한 알고리듬이 미미한 화질 열화와 비트 증가율을 가지면서 평균적으로 75.93% 만큼 부호화 시간을 줄이는 것을 보여준다.

• 한국통신학회논문지
• /
• 제31권3C
• /
• pp.250-257
• /
• 2006

본 논문에서는 H.264/AVC의 부호화기에서 RDO 모드 결정을 위한 효율적인 방식을 제안한다. DCT 계수와 RDO 모드 결정 과정의 특징에 기반하여 모든 DCT 계수들이 양자화 후에 '0'이 되는 오차 블록 (AZCB)을 검출하는 새로운 조건이 유도된다. 제안 알고리즘에서는 AZCB에 대한 (I)DCT, (역)양자화, 엔트로피 부호화 과정의 생략이 이루어진다. 이것은 RDO 모드 결정 과정에 요구되는 계산량을 감소시킨다. 모의 실험 결과는 기존 방식에 비하여 약 40% 이상의 계산량 감소가 제안 알고리즘에서 이루어짐을 보여준다.

• 한국정보통신학회논문지
• /
• 제15권11호
• /
• pp.2285-2291
• /
• 2011

이 논문에서는, 화면내 예측기, CAVLC(구문기반 적응가변길이 부호화기), DDR2 메모리 제어모듈을 집적화한 H.264 하이프로파일 화면내 부호화기를 제안한다. 설계된 부호화기는 한 매크로블록당 440 cycle에 동작할 수 있으며, 부호화기의 기능을 검증하기 위하여, JM13.2으로부터 참조 C 코드를 개발하고, 참조 C코드로부터 생성된 테스트벡터를 이용하여 개발된 하드웨어를 검증하였다. 개발된 부호화기는 FPGA에서 검증하였으며, DMA 는 200MHz에서, 부호화기모듈은 50MHz에서, 영상입력모듈(VIM)은 25MHz에서 동작한다. 회로의 크기는 Virtex 5XC5VLX330을 사용시에 약 20%의 LUT(43099개)를 사용하였다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.66-72
• /
• 2009

본 논문에서는 H.264/AVC에서 사용되는 엔트로피 부호화 방법 중 하나인 CABAC를 위한 효율적인 이진 산술 부호화기를 제안한다. 기존의 이진 산술 부호화 알고리즘은 연산의 복잡도와 각 단계간의 데이터 의존도가 매우 높기 때문에 빠른 연산이 어렵다. 따라서 연산 과정의 복잡도와 데이터 의존도를 줄이기 위하여 재정규화 과정을 효율적으로 처리할 수 있는 2단 파이프라인 구조를 사용한다. 하드웨어 면적을 줄이기 위해서 문맥 모델 갱신기는 transIdxMPS 표를 간단한 식으로 표현하고, transIdxLPS 표와 rangeTabLPS 표를 함께 구현한다. 산술 연산기는 입력 값의 발생 확률에 따라 일반 모드, 우회 모드, 종결 모드로 나누어 설계하여 각 모드마다 최대 속도로 동작할 수 있게 한다. 제안하는 이진 산술 부호화기는 0.18um 표준 셀 라이브러리에서 7282 게이트의 면적을 사용하며 입력 심벌 당 소요되는 사이클 수는 약 1을 갖는다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 2006년도 하계종합학술발표회 논문 초록집
• /
• pp.406-406
• /
• 2006