• 한국수자원학회논문집
• /
• 제37권7호
• /
• pp.541-552
• /
• 2004

본 연구에서는 설치어도조사법을 적용하여 한강 하류부 잠실수중보의 회유성 어류 이동을 위해 설치된 계단식 어도에 대해 어류소상기능을 조사하고 피 개선방안을 제시하였다. 조사기간 동안에 어도 출구에서 채집된 어도이용 소상어류는 체장이 29cm 이상인 강준치가 361개체로서 대부분을 차지하였으며, 그 강준치에 대한 소상능력은 최대 2.53${\times}$10^{-3}$ 개체/hr/g으로 나타났다. 잠실수중보의 계단식 어도는 한강에 서식하는 어류의 다양성을 만족시키기 어려운 형태일 뿐만 아니라 어도 출구의 월류격벽 낙차가 너무 크고 과도한 유량이 유입되기 때문에 유영력이 약한 어류가 이용할 수 없다. 따라서 이 어도는 유영력이 큰 강준치와 누치 이외의 다른 어류에 대해서는 소상기능을 발휘하지 못하고 있는 것으로 확인되었다. 어도의 기능을 향상시키기 위해서는 다양한 어류가 이용할 수 있는 형식으로 어도 구조를 변경하고, 어도 시설의 기능을 고려하여 가동보를 운영하여야 한다. 또한 고정보 전체의 상시 월류로 인해서 생기는 어도의 설치효과 저하에 대해서는 저수로 양안 측에 어도를 추가 설치할 필요가 있는 것으로 판단된다.

• 한국정보처리학회논문지
• /
• 제7권8호
• /
• pp.2484-2496
• /
• 2000

네트워크 연결을 위한 고속 스위치는 계속해서 발달하여 왔으며, 스위치가 필요한 성능을 내는가를 여러 조건으로 분석하는 것은 중요한 일이다. 하지만, 복잡한 구조를 가진 시스템을 모델링하여 그 성능을 측정하는 것은 쉬운 일이 아니다. 큐잉이론을 이용한 모델링은 큰 상태 공간을 고려해야 됨은 물론이고 성능평가에 있어서도 복잡한 계산과정을 수행해야 하지만, SAN(Stochastic Activity Networks)에 의한 모델링과 성능평가는 그에 비해 간단하다는 장점이 있다. 본 논문의 목적은 출력포트에 큐를 갖는 고속 ATM 스위치를 확장된 SPN(Stochastic Petri Net)인 SAN을 이용해 모델링하고, 셀 도착 과정은 실제 트래픽과 유사한 특징을 가지고 있는 MMPP(Markov Modulated Poisson Process)로 모델링하여 그 성능을 평가하는데 있다. MMPP 모델을 이용한 버스티 트래픽을 고겨한 성능측정과 아울러 SAN의 장점을 이용한 확장이 용이한 스위치 모델을 보이고자 한다. 제한된 버퍼 크기를 갖는 출력 큐잉 ATM 스위치에 도착하은 셀은 포아송 도착 과정에서는 정확히 표현할 수 없는 버스티 특징을 표현할 수 있어 좀더 실제 트래픽에 가까운 MMPP로 모델링한다. SAN 모델은 UltraSAN 소프트웨어 패키지를 이용해 대기행렬의크기, 지연시간 그리고 셀 손실률에 대한 성능을 측정한다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.8-15
• /
• 2009

암호 시스템을 구현할 경우 차분 전력 분석 공격법 등과 같은 부채널 공격법에 대한 안전성은 반드시 고려되어야 한다. 현재까지 부채널 공격법에 대한 다양한 방어 기법이 제안되었으며, 본 논문에서는 그러한 방어 기법 중의 하나인 마스킹 기법을 주로 다루게 된다. 특히 본 논문에서는 이러한 마스킹 기법의 구현에 수반되는 불 마스크와 산술 마스크 사이의 변환 문제에 대한 효율적인 해법을 제시한다. 새로 제안된 방법의 기본적인 아이디어는, ripple adder에 사용되는 carry 비트와 sum 비트를 계산하는 과정 중에 랜덤 비트를 삽입함으로써 공격자가 상기 비트들과 원 데이터 사이의 상관관계를 알아내지 못하게 하는 데에 있다. 새로 제안된 방법은 어떠한 여분의 메모리 사용 없이 단지 6n-5개의 XOR 게이트와 2n-2개의 AND 게이트만을 사용하여 n-비트 이진열에 대한 마스크 변환을 수행하며 변환 수행 시 3n-2 게이트 시간 지연을 필요로 한다. 새로 제안된 방법은 특히 비트 단위의 연산만을 사용하기 때문에 불 연산과 산술 연산을 동시에 사용하는 암호 알고리즘을 차분 전력 분석 공격에 안전하게 하드웨어로 구현하는 경우 효과적으로 사용될 수 있다. 예를 들어 본 논문은 새로 제안된 방법을 SEED 블록 암호 알고리즘의 안전한 구현에 적용하였으며 그 상세한 구현 결과는 본문에 제시된다.

• Design & Manufacturing
• /
• 제14권1호
• /
• pp.1-7
• /
• 2020

In this study, the variation of the shrinkage in the thickness direction of the molded parts according to the gate size of the polymer core fabricated through the 3D printer using the SLS method was studied. The polymer cores are laser sintered and the powder material is nylon base PA2200. The polymer cores have lower heat transfer rate and rigidity than the metal core due to the characteristics of the material. Therefore, the injection molding test conditions are set to minimize the deformation of the core during the injection process. The resin used in the injection molding test is a PP material. The packing condition was set to 80, 90 and 100% of the maximum injection pressure for each gate size. The runner diameter used was ∅3mm, and the gates were fabricated in semicircle shapes with cross sections 1, 2, and 3 ㎟, respectively. Thickness measurement was performed for 10 points at 2.5 mm intervals from the point 2.5 mm away from the gate, and the shrinkage to thickness was measured for each point. The shrinkage rate according to the gate size tends to decrease as the cross-sectional area decreases as the maximum injection pressure increases. The average thickness shrinkage rate was close to 0% when the packing pressure was 90% for the gate area of 1mm2. When the holding pressure was set to 100%, the shrinkage was found to decrease by 3% from the standard dimension due to the over-packing phenomenon. Therefore, the smaller the gate, the more closely the molded dimensions can be molded due to the high pressure generation. It was confirmed that precise packing process control is necessary because over-packing phenomenon may occur.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.431-441
• /
• 2003

본 논문은 FPGA를 이용하여 시퀀스 제어용 32비트 마이크로프로세서를 설계하였다. 이를 위해 VHDL을 이용하여 톱-다운 방식으로 마이크로프로세서를 설계하였으며, 고속처리의 문제점을 해결하기 위해 프로그램 메모리부와 데이터 메모리부를 분리하여 설계함으로써 인스트럭션을 페치 하는 도중에 시퀀스 명령을 실행할 수 있는 Harvard 구조로 설계하였다. 또한 마이크로프로세서의 명령어들을 시퀀스제어에 적합하도록 RISC형태의 32 비트 명령어로 고정하여 명령어의 디코딩 시간과 데이터 메모리의 인터페이스 시간을 줄였다. 특히 설계된 마이크로프로세서의 실시간 디버깅 기능을 구현하기 위해 싱글 스텝 런, 일정 프로그램 카운터 브레이크, 데이터 메모리와 일치시 정지 기능 등을 구현함으로써 구현된 프로세서의 디버깅을 쉽게 하였다. 또한, 시퀀스제어에 적합한 펄스명령, 스텝 콘트롤 명령, 마스터 콘트롤 명령 등과 같은 비트 조작 명령과, BIN형과 BCD형 산술명령, 배럴 쉬프트명령 등을 구현하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 자이링스(Xilinx)사의 V600EHQ240(60만 게이트)과 Foundation 4.2i를 사용하여 로직을 합성하였다. Foundation 합성툴 환경에서 시뮬레이션과 실험에서 성공적으로 수행되었다. 본 논문에서 구현된 시퀀스 제어용 마이크로프로세서의 우수성을 보이기 위해 시퀀스제어용 명령어를 많이 가지고 있는 Hitachi사의 마이크로프로세서인 H8S/2148과 성능을 비교하여 본 논문에서 설계된 시퀀스 제어용 프로세서가 우수함을 확인하였다.

• 전자공학회논문지
• /
• 제52권12호
• /
• pp.99-108
• /
• 2015

클럭 펄스에 동기 되어 동작하는 임베디드 마이크로컨트롤러는 미션 크리티컬한 응용환경에서 입력 클럭에 가해지는 급격한 전기적 왜란의 영향에 의해 오동작이 발생되기 쉽다. 다양한 외부 전기적 노이즈에 대한 내성 있는 시스템 동작이 요구되며 시스템 클럭 관점에서 견고한 회로 디자인 기술이 점차 중요한 이슈가 되고 있다. 본 논문에서는 이러한 시스템의 비이상적인 상황을 방지하기 위해 자동 클럭 에러 검출을 위한 온 칩클럭 컨트롤러 구조를 제안한다. 이를 위해 에지 검출기, 노이즈 제거기와 글리치 프리 클럭 스위칭 회로를 적용하였고, 에지 검출기는 입력 클럭의 비이상적인 저주파수 상태를 검출하는데 사용 되었으며, 딜레이 체인 회로를 이용한 클럭 펄스의 노이즈 제거기는 글리치 성분을 검출 할 수 있도록 하였다. 이렇게 검출된 입력 클럭의 비이상적인 상황은 글리치 프리 클럭 변환기에 의해 백업 클럭으로 스위칭하게 된다. 회로 시뮬레이션을 통해 제안된 백업 클럭 변환기의 동작을 검증하였고 테스트환경에서 방사노이즈를 인가하였을 때 시스템 클럭의 내성에 대한 주파수 특성을 평가하였다. 본 기법을 범용 MCMCU 구조에 추가적으로 적용하여 작은 하드웨어의 추가만으로도 시스템 클럭의 안전성을 확보하는 하나의 방법을 제시한다.

• 한국수자원학회논문집
• /
• 제37권8호
• /
• pp.653-662
• /
• 2004

본 연구에서는 평화의댐을 화천댐과 연계운영하여 치수측면에서 뿐만 아니라 이수측면에서의 효과를 증대시키는 방안을 모색하였다. 평화의댐은 2003년 2단계 축조공사 완료후 현재 댐 마루표고가 EL.225m에서 증축될 계획이어서 담수능력이 증가될 것이다. 만일 평화의댐 저수용량이 증대되고 수문이 설치된다면 치수뿐만 아니라 이수 측면에서도 한강수계에 도움이 될 것이다. 본 연구에서는 모의운영 기법을 사용하여 평화의댐 상시만수위 변화, 화천댐 하절기 제한수위의 변화, 그리고 평화의댐으로 유입되는 유입량의 변화를 다양하게 고려한 저수지 운영을 실시하여, 신뢰도 95%시 화천댐 연평균발전량, 상시발전량, 용수공급량을 산정하였다. 그 결과 평화의댐 상시만수위와 화천댐 제한수위 증대시 발전량은 증가하나 유입량 감소시에는 발전량에 크게 변화를 미치지 않았다. 용수공급능력은 동일한 조건하에서 유입량 감소시 약 35∼40%가량 감소하므로 일정수준을 유지하려면 평화의댐을 증고하여 상시만수위를 높여야 할 것으로 판단된다.

• 건축역사연구
• /
• 제18권5호
• /
• pp.59-80
• /
• 2009

The purpose of this study is to investigate the history, space structures, blueprint, and techniques of the construction of Nam-hea city walls. Nam-hea city walls were relocated in 1439 from Whagumhun-Sansung(火金峴山城) to the present site, nearby Nam-hea Um.(南海邑) The city walls were rebuilt after they were demolished during Japanese invasion on Korea in 1592 and their reconstruction was also done in 1757. At present, the city walls only partially remained due to the urbanization of the areas around them. A plane form of the City wall is a square, and the circumference os approximately 1.3km. According to the literature, the circumference of the castle walls is 2,876尺, the height is 13尺, and the width is 13尺 4寸. Hang-Kyo(鄕校). SaGikDan(社稷壇), YoeDan(厲壇), SunSo(船所) which is a harbor, as well as government and public offices such as Kaek-Sa(客舍) and Dong-Hun(東軒) existed inside the castle walls. Inside the castle walls were one well, five springs, one ditch, and one pond, and in the castle walls, four castle gates, three curved castle walls, and 590 battlements existed. The main government offices inside castle walls were composed of Kaek-Sa, Dong-Hun, and Han-Chung(鄕廳) their arrangements were as follows. Kaek-Sa was situated toward North. Dong-Hun was situated in the center of the west castle walls. The main roads were constructed to connect the North and South castle gate, and subsidiary roads were constructed to connect the East and West castle gate. The measurement used in the blueprint for castle wall was Pobaek-scale(布帛尺:1尺=46.66cm), and one side of it was 700尺. South and North gate were constructed in the center of South and North castle wall, and curved castle walls was situated there. One bastion was in the west of curved castle walls and two bastions were in the east of curved castle walls. The east gate was located in the five eighths of in the east castle wall. Two bastions were situated in the north, on bastion in the south, one bastion in the south, and four bastions in the west castle wall. The castle walls were constructed in the following order: construction of castle field, construction of castle foundation, construction of castle wall, and cover the castle foundation. The techniques used in the construction of the castle walls include timber pile(friction pile), replacement method by excavation.

• 대한전자공학회논문지TE
• /
• 제37권1호
• /
• pp.35-41
• /
• 2000

본 논문은 디지털 VCR에서 기록 부호화기로 사용하고 있는 24/25 I-NRZI 변조기의 설계를 위하여 구조를 고찰하고, 스펙트럼 규격을 만족하는 구형파의 전폭 값과 표준 데이터(Sine 및 Cosine계수)를 ROM 테이블에 저장하기 위한 비트의 크기를 고찰하였다. ROM 테이블에 저장되는 표준 데이터의 유효 비트 크기와 구형 파의 진폭 값은 출력 스펙트럼의 파일럿 신호에 대한 크기와 변조기의 하드웨어 크기에 영향을 준다. 설계될 24/25 I-NRZI 변조기에서 출력되는 데이터의 스펙트럼을 겸증하기 위해 램덤 패턴(F0,F1,F2)을 이용하여 실험하였으며, 스펙트럼 분석 결과, 최적의 값으로 구형파의 진폭 갑은 0.065이고, 표준 데이터를 ROM에 저장하기 위한 비트의 크기는 3비트임을 알 수 있었다. 또한, 설계된 24/25 I-NRZI 변조기의 하드웨어 기능을 검중하기 위해 프펙트럼 결과를 토대로 먼저 C 모델링하고, Verilog HDL(Cadence Verilog XL)로 코딩하였으며, Synopsys(Library "Samsung KG75")툴을 이용하여 합성하고, 이를 근거로 하드웨어의 크기를 고찰하였다. 이 연구에서 고찰한 24/25 I-NRZI 변조기는 프리코더의 Path방법 등에 대한 구조를 개선하면10,000게이트 이하로 설계할 수 있으며, 현재 실용화되고 있는 디지털 캠코더에 응용할 수 있다.

• 한국통신학회논문지
• /
• 제34권2A호
• /
• pp.177-183
• /
• 2009

본 연구에서는 UHF 대역의 18000-6 Type C Class 1 Generation 2(이하 Gen2) 표준의 충돌방지 알고리즘을 사용하여 개선된 충돌방지 알고리즘을 제안하고 이를 토대로 충돌방지 유닛을 설계하였다. Gen2 표준은 슬롯 알로하 알고리즘 계열에서 비교적 높은 성능을 가지는 증가형 방식을 채택하여 사용하고 있으며, 이를 위해 Q 알고리즘을 제시하고 있다. 하지만 슬롯 카운터 선택 파라미터 Q에 따른 가중치 C값과 초기 $Q_{fp}$값, 태그 식별 종료시점의 세 가지 조건에 대한 정확한 정의가 되어 있지 않아, 잘못된 값 선택으로 인한 성능의 저하가 우려된다. 따라서 본 연구에서는 기존 알고리즘의 정의되지 않은 부분을 고려하여 개선된 충돌방지 알고리즘을 제안한다. 최적의 C값과 초기 $Q_{fp}$값을 적용하여 실험한 결과, 최대 식별 효율은 34.8%이었고, 식별 종료 시점 조건을 추가하였을 경우 34.7%였다. 개선된 Q 알고리즘을 이용한 충돌방지 유닛을 Verilog HDL을 사용하여 설계하였다. Synopsys 사의 Design Compiler를 이용하여 합성하였으며, TSMC $0.25{\mu}m$ 공정 표준 라이브러리를 이용하였다. 합성 결과 설계된 모듈의 게이트 수는 3,847개이며, 제안된 클럭인 19.2MHz에서의 동작을 충분히 만족하였다.