• Proceedings of the Korean Vacuum Society Conference
• /
• 2008.02a
• /
• pp.117-117
• /
• 2008

• Proceedings of the Korean Magnestics Society Conference
• /
• 2007.12a
• /
• pp.102-102
• /
• 2007

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.476-477
• /
• 2013

반도체의 성능은 최근 10년 사이에 급격하게 발전했고 아날로그 및 디지털 회로 소자들에 있어 저전력/고속 특성 요구가 커지고 있다 [1]. 상온에서 30,000 $cm^2$/Vs 이상의 전자 이동도를 가지며 큰 conduction band offset을 갖는 InAs/AlSb 2차원전자가스(2DEG) 소자는 Spinorbit-interaction의 값이 매우 커서 SPIN-FET 소자로 크게 주목받고 있다 [2]. 본 발표자들은 GaAs 기판위에 성장한 InAs 2DEG HEMT 소자의 전/자기적인 특성과 고속반응 물질로 주목 받는 InSb 박막소자의 doping 특성에 따른 전기적/물리적인 특성의 평가에 대해 그 결과를 소개하고자 한다. 격자정합과 Semi-insulating 기판의 부재로 상용화되어 있는 GaAs와 InP 기판위에 물질차이에 따른 고유의 한계 특성을 줄이기 위한 Pseudomorphic이라 불리는 특별한 박막 성장 기법을 적용하여 높은 전자 이동도를 가지며 spin length가 길어 Spin-FET로서 크게 주목받고 있는 InAs 2DEG HEMT 소자를 완성시켰다. 60,000 ($cm^2$/Vs) 이상의 높은 전자 이동도를 갖는 소자의 구현을 목표로 연구를 진행하였으며 1.8 K에서 측정된 Spin-orbit interaction의 값은 6.3e-12 (eVm)이다. InAs/InGaAs/InAlAs 및 InGaAs/InAlAs 구조의 InP 기반의 소자에서 보다 큰 값으로 향후 Spin-FET 응용에 크게 기대하고 있다. 또한, GaAs 기판위에 구현된 InSb 소자는 격자부정합 감소를 위해 InAs 양자점을 사용하여 약 $2.6{\mu}m$ 두께로 구현된 InSb 박막 소자는 상온에서 약 60,400 ($cm^2$/Vs)의 상온 전자이동도를 보였으며 현재 동일 두께에서 세계 최고결과(~50,000 $cm^2$/Vs)에 비해 월등하게 높은 값을 보이고 있다. Hall bar pattern 공정을 거쳐 완성된 소자는 측정 결과 10~20% 이상 향상된 전자 이동도를 보였다. 2e18/$cm^3$ 미만의 p-doping의 경우, 상온에서 n-type 특성을 보이나, 저온에서 p-type으로 변하는 특성을 보였고 n-doping의 경우 5e17/$cm^3$까지는 전자 이동도만 감소하고, doping에 의한 효과는 크게 없었다. 1e18/$cm^3$의 높은 doping을 할 경우 carrier가 증가하는 것을 확인했다. 이상의 측정 결과로 Spin-FET 소자로서 아주 우수하다는 것을 확인할 수 있었고 n-/p- type이 특성을 고려한 high quality InSb 박막소자의 응용을 위한 중요한 정보를 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.127-127
• /
• 2010

Owing to many advantages on indirect intersubband absorption from the hole miniband to the electron miniband based on the type-II band alignment in InAs/GaSb strained-layer superlattice (SLS), InAs/GaSb SLS infrared photodetector (SLIP) has emerged as a promising system to realize high-detectivity quantum photodetector operating up to room temperature in the spectral range of mid-infrared (MIR) to far-infrared (FIR). In particular, n-barrier-n (n-B-n) structure designed for blocking the majority-carrier dark current makes it possible for MIR/FIR dual-band SLIP whose photoresponse (PR) band can be exclusively selected by the bias polarity. In this study, we present the MIR and FIR photoresponse (PR) mechanism identified by dual-band PR spectra and photoluminescence (PL) profiles taken from InAs/GaSb SLIP. In the MIR/FIR PR spectra measured by changing bias polarity, each spectrum individually shows a series of distinctive peaks related to the transitions from the hole subbands to the conduction one. The PR mechanism at each polarity is discussed in terms of diffusion current, and a superposition of MIR-PR in the FIR-PR spectrum is explained by tunnelling of electrons activated in MIR-SLS. The effective FIR-PR spectrum decomposed into three curves for HH1, LH1, and HH2 has revealed the edge energies of 120, 170, and 220 meV, respectively, and the temperature variation of the MIR-PR edge energies shows that the temperature behavior of the SLS systems can be approximately expressed by the Varshni empirical equation.

• JSTS:Journal of Semiconductor Technology and Science
• /
• v.16 no.5
• /
• pp.630-634
• /
• 2016

We report the computer aided design results for a GaSb/InAs broken-gap gate all around nanowire tunneling FET (TFET). In designing, the semi-empirical tight-binding (TB) method using $sp3d5s^*$ is used as band structure model to produce the bulk properties. The calculated band structure is cooperated with open boundary conditions (OBCs) and a three-dimensional $Schr{\ddot{o}}dinger$-Poisson solver to execute quantum transport simulators. We find an device configuration for the operation voltage of 0.3 V which exhibit desired low sub-threshold swing (< 60 mV/dec) by adopting receded gate configuration while maintaining the high current characteristic ($I_{ON}$ > $100 {\mu}A/{\mu}m$) that broken-gap TFETs normally have.

• 전기의세계
• /
• v.28 no.9
• /
• pp.60-73
• /
• 1979

이 논문은 1979년 vol. 28 n. 4에 이어지는 글이다.

• Proceedings of the Korean Magnestics Society Conference
• /
• 2008.12a
• /
• pp.154.2-154.2
• /
• 2008

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.94-94
• /
• 1999

반도체 Hall 효과를 이용하여 자계를 검출하여 이를 전압신호로 출력하는 자기센서로는 주로 GaAs, InSb, InAs 등의 박막이 사용되고 있다. 자기센서의 응용분야가 최근에는 직류전류의 무접촉 검출, 자동차의 무접촉 회전 검출, 산업용 기계의 제어용 무접촉 위치검출 분야로 확대되고 있어 그 수요가 급증하고 있다. 이중 Hall 소자의 응용분야중 많은 활용이 기대되고 있는 자동차용 무접촉 센서는 -4$0^{\circ}C$~15$0^{\circ}C$의 온도범위에서 안정하게 작동하여야 하므로 온도 안정성이 매우 중요하다. 그러나 Hall 소자 시장의 80%를 점유하고 있는 InSb Hall 소자는 온도가 올라감에 따라 저항이 급격히 낮아지는 성질을 가지고 있으므로 10$0^{\circ}C$ 이상의 온도에서 사용하는 것이 불가능하다. 한편 InAs(에너지갭~0.18eV)는 InSb보다 에너지 갭이 크므로 고온에서도 작동이 가능하고 자계변화에 따른 출력의 직진성이 매우 좋다는 장점을 가지고 있다. 이러한 InAs Hall 소자를 실현하기 위해서 가장 중요한 것이 고품위의 InAs의 박막 성장기술이다. InAs 박막을 성장하기 위해서 사용되고 있는 기판은 GaAs이다. 그러나 GaAs 기판과 InAs 박막 사이에는 약 7% 정도의 격자부정합이 존재하기 때문에 높은 이동도를 가지는 고품위 박막을 성장시키기가 매우 어렵다. 이에 본 연구에서는 분자선에피택시 방법을 이용하여 GaAs 기판위에 고품위의 InAs 박막을 성장하는 기술을 연구하였으며, 성장된 InAs 박막의 특성을 DCX 및 Hall effect 등으로 조사하였다. InAs 박막 성장시 기판은 <0-1-1> 방향으로 2$^{\circ}$ off 된 GaAs(100)를 사용하였다. InAs 박막성장시 기판온도는 48$0^{\circ}C$로 하고 GaAs buffer 두께는 2000$\AA$로 하여 As flux 및 Si doping 농도등을 변화시켰다. 그 결과 Si doping 농도 2.21$\times$1017/am에서 10,952cm2/V.s의 이동도를 얻었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.168-168
• /
• 2010

InAs는 0.35eV의 낮은 밴드갭을 가지며 상온에서 약 $30,000cm^2/Vs$의 높은 전자이동도를 보여, GaAs/AlGaAs 및 InGaAs/InP 2DEG HEMT에 이은 차세대 초고속 전자소자의 2DEG용 물질로 각광을 받고 있다. 그러나 InAs의 격자상수는 약 0.61nm로 이에 적절한 반절연기판을 구할수 없어, GaAs상에 Al(Ga)Sb를 이용하여 성장하는 방법으로 2DEG을 실현하고 있다. 상기 방법으로 상온에서 ${\sim}30,000cm^2/Vs$ 전자이동도를 보이는 InAs/AlSb 2DEG HEMT 소자를 여러 연구팀에서 시현하였으나, 실제적으로 응용하기 위해서 etch-stop층 또는 contact층의 제작이 용이치 않아 실제의 회로구현에는 어려움을 격고 있다. 이에 InGaAs/InP 2DEG내에 InAs를 넣어 InAs 2DEG을 제작하는 방법이 NTT[1]에 의해 제안되어, SPINTRONICS등의 InAs 2DEG이 필요한 곳에 응용되고 있다. [2] 본 발표에서는 고품질의 InAs 2DEG을 실현하기 위해, 다양한 성장 변수 (온도, As 분압, 성장 시퀀스, InAs층의 두께등)와 2DEG의 전기적특성간의 관계를 발표한다. 최종적으로 상온전자이동도 ${\sim}12,000cm^2/Vs$의 InAs 2DEG을 제작할수 있었으며, 이를 다양한 전자소자에 차후 응용할 예정이다.

• Journal of Sensor Science and Technology
• /
• v.31 no.4
• /
• pp.271-277
• /
• 2022

We analyzed the effects of the interface trap on the output characteristics of an inversion mode n-channel GaN Schottky barrier (SB)-MOSFET based on the N_it distribution using TCAD simulation. As interface trap number density (N_it) increased, the threshold voltage increased while the drain current density decreased. Under N_it=5.0×10¹⁰ cm^-2 condition, the threshold voltage was 3.2 V for V_DS=1 V, and the drain current density reduced to 2.4 mA/mm relative to the non-trap condition. Regardless of the N_it distribution type, there was an increase in the subthreshold swing (SS) following an increase in N_it. Under U-shaped N_it distribution, it was confirmed that the SS varied depending on the gate voltage. The interface fixed charge (Q_f) caused an shift in the threshold voltage and increased the off-state current collectively with the surface trap. In summary, GaN SB-MOSFET can be a building block for high power UV optoelectronic circuit provided the surface state is significantly reduced.