• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권5호
• /
• pp.595-604
• /
• 2016

Utilizing a standard 130-nm CMOS process, a RF frontend is designed at 24 GHz for automotive collision avoidance radar application. Single IF direct conversion receiver (DCR) architecture is adopted to achieve high integration level and to alleviate the DCR problem. The proposed frontend is composed of a two-stage LNA and downconversion mixers. To save power consumption, and to enhance gain and linearity, stacked NMOS-PMOS $g_m$-boosting technique is employed in the design of LNA as the first stage. The switch transistors in the mixing stage are biased in subthreshold region to achieve low power consumption. The single balanced mixer is designed in PMOS transistors and is also realized based on the well-known folded architecture to increase voltage headroom. This frontend circuit features enhancement in gain, linearity, and power dissipation. The proposed circuit showed a maximum conversion gain of 19.6 dB and noise figure of 3 dB at the operation frequency. It also showed input and output return losses of less than -10 dB within bandwidth. Furthermore, the port-to-port isolation illustrated excellent characteristic between two ports. This frontend showed the third-order input intercept point (IIP3) of 3 dBm for the whole circuit with power dissipation of 6.5 mW from a 1.5 V supply.

• Structural Engineering and Mechanics
• /
• 제47권5호
• /
• pp.729-740
• /
• 2013

This paper addresses the structural design of the front end of Siemens ER24 locomotive body. The steel structure of the frontend is replaced with composite. Optimization of the composite lay-up is performed using Genetic Algorithms. Initially an optimized single design for the entire structure is presented. Then a more refined optimum is developed by considering the separate optimization of 7 separate regions of the structure. Significant savings in the weight of the structure are achieved.

• 한국전자파학회논문지
• /
• 제25권4호
• /
• pp.487-490
• /
• 2014

본 논문은 와이어 본드와 도파관 전이 구조, 인쇄 회로 기판의 77 GHz 인터커넥트를 포함한 차량용 레이더의 프론트 엔드 모듈 설계를 제시한다.

• 한국융합학회논문지
• /
• 제10권3호
• /
• pp.395-400
• /
• 2019

프론트엔드 영역의 웹 환경은 표현층의 새로운 표준을 선점하고자 하는 경쟁이 높아지고 있다. 국내에서도 다양한 기기에서 하나의 콘텐츠를 끊김없이 이용할 수 있게 해주는 서비스인 N-스크린을 미래의 핵심 서비스로 인지하여 시장선점을 위하여 경쟁을 하고 있으며, 클라우드 컴퓨팅 시대에서 대표적인 서비스 형태가 N-스크린이다. 그러나 엔터프라이즈 환경의 그룹웨어에 필요한 프론트엔드 연구는 대부분 웹에 대해서는 반응형 웹 디자인과 모바일은 네이티브 앱에 국한되어져 왔다. 점차 기업들의 문화적인 차이를 극복하고 하나의 소스를 여러 가지 디바이스를 지원하는 원소스 멀티유즈 전략과 개발 생산성을 위하여 MVC 디자인 패턴의 필요성은 엔터프라이즈 환경에서는 점차 확대되고 있다. 따라서 본 연구에서는 차세대 웹표준의 전자정부 표준프레임워크 환경인 스프링 MVC 기반에서 하이브리드 앱 디자인으로 JPetStore를 분석 및 설계한 후 구현함으로써 향후 엔터프라이즈 환경에서의 프론트엔드 하이브리드 앱 디자인의 참조 모델을 제공하고자 한다.

• ETRI Journal
• /
• 제32권2호
• /
• pp.214-221
• /
• 2010

Radio frequency (RF) subsampling can be used by radio receivers to directly down-convert and digitize RF signals. A goal of a cognitive radio/software defined ratio (CR/SDR) receiver design is to place the analog-to-digital converter (ADC) as near the antenna as possible. Based on this, a band-pass sampling (BPS) frontend for CR/SDR is proposed and verified. We present a receiver architecture based second-order BPS and signal processing techniques for a digital RF frontend. This paper is focused on the benefits of the second-order BPS architecture in spectrum sensing over a wide frequency band range and in multiband receiving without modification of the RF hardware. Methods to manipulate the spectra are described, and reconstruction filter designs are provided. On the basis of this concept, second-order BPS frontends for CR/SDR systems are designed and verified using a hardware platform.

• 한국CDE학회논문집
• /
• 제19권4호
• /
• pp.402-409
• /
• 2014

Presented in this paper is a scheduling method for semiconductor backend process considering the backward pegging. It is known that the pegging for frontend is a process of labeling WIP lots for target order which is specified by due date, quantity, and product specifications including customer information. As a result, it gives the release plan to meet the out target considering current WIP. However, the semiconductor backend process includes the multichip package and test operation for the product bin portion. Therefore, backward pegging method for frontend can't give the release plan for backend process in semiconductor. In this paper, we suggest backward pegging method considering the characteristics of multichip package and test operation in backend process. And we describe the backward pegging problem using the examples.

• 인터넷정보학회논문지
• /
• 제24권1호
• /
• pp.9-15
• /
• 2023

SPA(Single-Page Application)는 RESTful API와 통신을 위해 데이터의 변환을 필요로 한다. BFF(Backend for Frontend) 패턴은 이 변환을 서버에서 처리하고 있으나 통신 횟수를 증가시키고 개발과 배포를 어렵게 하는 문제가 있다. 본 연구에서는 SPA의 ViewModel과 RESTful API의 모델을 SPA에서 직접 매핑하는 아키텍처를 제안한다. 제안한 아키텍처는 RESTful API의 문서 모델인 OpenAPI 사양을 이용하여 RESTful API 모델과 ViewModel 간의 매핑 모델을 자동 생성한다. SPA의 통신 컴포넌트는 생성된 모델을 이용하여 RESTful API 데이터와 ViewModel을 자동 변환한다. 사례 연구를 통해 기존 BFF 방식과 비교한 결과 제안한 아키텍처는 BFF에 비해 높은 개발 생산성을 보였고 부하테스트 결과 BFF에 비해 약 6 %이상 낮은 서버 CPU 점유율을 기록하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.181-182
• /
• 2008

In this paper, an cost-effective system architecture is proposed to implement digital predistortion scheme for linearizing the PA amplifing TDD wideband signal. To make digital predistorted signal for compensating nonlinearity of PA, a dedicated ADC and a frequency-down converter are necessary. Proposed scheme is based on the TDD feature that the RF receiver frontend is idle state during the downlink signal processing time and utilize them to make the digital predistorted signal for PA.

• 한국통신학회논문지
• /
• 제35권7B호
• /
• pp.1081-1090
• /
• 2010

본 논문에서는 900MHz 대역 RFID 수동형 태그 전치부를 설계 및 구현하고 측정을 통해 검증하였다. 문턱전압(threshold voltage) 제거 회로 구조의 전압 체배기, 전류를 이용한 복조 회로, 온도 및 공정 보상회로를 포함한 EPC Global Class-1 Generation-2 UHF RFID 프로토콜에 만족하는 클록 발생기 구조로 주요 블록을 설계하였으며, 전력차단 회로를 추가하여 동작의 안정성에 중점을 두었다. PWM(Pulse Width Modulation)을 이용한 변조기 구조로 입력단의 용량성 임피던스 부하 변조 방식을 이용하여 변조 동작을 검증하였다. 성능 검증을 위해 평가 보드에 CPLD(Complex Programmable Logic Device)를 삽입하여 디지털 신호 처리부의 기능을 통해 기본적인 태그 명령을 처리할 수 있도록 하여 설계된 태그 칩과 더불어 전체 태그 동작을 검증하였다. 삼성 0.18um CMOS 공정을 이용하여 설계하였고, 인식거리는 1.5m내에 안정적인 동작이 가능하다. 15~100% 변조율의 신호를 복조하며, 온도 및 공정에 변화에 대해 9.6% 이하의 오차를 가진 클록을 생성하였으며, 1m 거리에서 평균 소모전력은 약 71um이다.

• 한국차세대컴퓨팅학회논문지
• /
• 제15권4호
• /
• pp.18-29
• /
• 2019

동적 적응 스트리밍 서버는 일시에 많은 양의 트랜스코딩 연산을 처리하기 때문에 높은 프로세서 전력을 소모한다. 많은 연산량을 위하여 다중 프로세서 구조가 필요하고, 이에 대한 효과적인 트랜스코딩 태스크 분배가 필요하다. 본 논문에서는 2 티어 (프론트엔드 노드 (frontend node)와 백엔드 노드 (backend node)) 트랜스코딩 서버의 전력 상한을 보장하고 스트리밍 되는 비디오의 인기도 및 품질을 고려한 트랜스코딩 서버의 설계 및 구현 방법을 제안한다. 이를 위하여 1) 각 백엔드 노드에 트랜스코딩 태스크 분배, 2) 백엔드 노드에서의 태스크 스케줄링, 3) 프론트엔드와 백엔드 노드 통신 기법들을 구현하고, 테스트베드를 구축하였다. 실제 테스트베드에서의 예상 소모 전력과 실제 소모 전력을 비교하는 실험을 진행함으로써 본 시스템의 효용성을 확인했다. 또한 본 시스템이 각 노드의 부하를 감소시킴으로써 트랜스코딩에 사용되는 전력 및 시간 최적화가 가능함을 보였다.