• 제목/요약/키워드: Front End Engineering Design

검색결과 197건 처리시간 0.024초

Development of Transmitter/Receiver Front-End Module with Automatic Tx/Rx Switching Scheme for Retro-Reflective Beamforming

  • Cho, Young Seek
    • Journal of information and communication convergence engineering
    • /
    • 제17권3호
    • /
    • pp.221-226
    • /
    • 2019
  • In this work, a transmitter/receiver front-end module (T/R FEM) with an automatic Tx/Rx switching scheme for a 2.4 GHz microwave power transfer is developed for a retro-reflective beamforming scheme. Recently, research on wireless power transfer techniques has moved to wireless charging systems for mobile devices. Retro-reflective beamforming is a good candidate for tracking the spatial position of a mobile device to be charged. In Tx mode, the T/R FEM generates a minimum of 1 W. It also comprises an amplitude and phase monitoring port for transmitting RF power. In Rx mode, it passes an Rx pilot signal from a mobile device to a digital baseband subsystem to recognize the position of the mobile device. The insertion loss of the Rx signal path is 4.5 dB. The Tx and Rx modes are automatically switched by detecting the Tx input power. This T/R FEM is a design example of T/R FEMs for wireless charging systems based on a retro-reflective beamforming scheme.

Development of Four-Way Analog Beamforming Front-End Module for Hybrid Beamforming System

  • Cho, Young Seek
    • Journal of information and communication convergence engineering
    • /
    • 제18권4호
    • /
    • pp.254-259
    • /
    • 2020
  • Phased-array antennas comprise a demanding antenna design methodology for commercial wireless communication systems or military radar systems. In addition to these two important applications, the phased-array antennas can be used in beamforming for wireless charging. In this study, a four-way analog beamforming front-end module (FEM) for a hybrid beamforming system is developed for 2.4 GHz operation. In a hybrid beamforming scheme, an analog beamforming FEM in which the phase and amplitude of RF signal can be adjusted between the RF chain and phased-array antenna is required. With the beamforming and beam steering capability of the phased-array antennas, wireless RF power can be transmitted with high directivity to a designated receiver for wireless charging. The four-way analog beamforming FEM has a 32 dB gain dynamic range and a phase shifting range greater than 360°. The maximum output RF power of the four-way analog beamforming FEM is 40 dBm (=10 W) when combined the four individual RF paths are combined.

보행자 보호를 위한 크럼플 존 설계 및 상부 다리모형 충격해석 (Crumple Zone Design and Upper Legform Impactor Analysis for Pedestrian Protection)

  • 전영은;문형일;김용수;김헌영
    • 한국자동차공학회논문집
    • /
    • 제20권3호
    • /
    • pp.126-132
    • /
    • 2012
  • Recently, pedestrian protection related research topics have been actively studied by automotive designers and engineers due to the enhanced pedestrian protecting regulations. It is required to design an energy absorbing structure, such as crumple zone that can sufficiently absorb the impact energy to reduce the leg injury when accident happens. The structure is designed by reducing the height of front end module, considering the mounting location, and investigating impact characteristics. In this paper, the concept of the crumple zone was introduced and the role of the crumple zone was investigated by analyzing the performance of upper legform impact to a bonnet leading edge test, and the design process was suggested.

An Integrated Approach of CNT Front-end Amplifier towards Spikes Monitoring for Neuro-prosthetic Diagnosis

  • Kumar, Sandeep;Kim, Byeong-Soo;Song, Hanjung
    • BioChip Journal
    • /
    • 제12권4호
    • /
    • pp.332-339
    • /
    • 2018
  • The future neuro-prosthetic devices would be required spikes data monitoring through sub-nanoscale transistors that enables to neuroscientists and clinicals for scalable, wireless and implantable applications. This research investigates the spikes monitoring through integrated CNT front-end amplifier for neuro-prosthetic diagnosis. The proposed carbon nanotube-based architecture consists of front-end amplifier (FEA), integrate fire neuron and pseudo resistor technique that observed high electrical performance through neural activity. A pseudo resistor technique ensures large input impedance for integrated FEA by compensating the input leakage current. While carbon nanotube based FEA provides low-voltage operation with directly impacts on the power consumption and also give detector size that demonstrates fidelity of the neural signals. The observed neural activity shows amplitude of spiking in terms of action potential up to $80{\mu}V$ while local field potentials up to 40 mV by using proposed architecture. This fully integrated architecture is implemented in Analog cadence virtuoso using design kit of CNT process. The fabricated chip consumes less power consumption of $2{\mu}W$ under the supply voltage of 0.7 V. The experimental and simulated results of the integrated FEA achieves $60G{\Omega}$ of input impedance and input referred noise of $8.5nv/{\sqrt{Hz}}$ over the wide bandwidth. Moreover, measured gain of the amplifier achieves 75 dB midband from range of 1 KHz to 35 KHz. The proposed research provides refreshing neural recording data through nanotube integrated circuit and which could be beneficial for the next generation neuroscientists.

차량 배터리 센서용 Analog Front-End IC 설계 (Analog Front-End IC for Automotive Battery Sensor)

  • 여재진;정봉용;노정진
    • 대한전자공학회논문지SD
    • /
    • 제48권10호
    • /
    • pp.6-14
    • /
    • 2011
  • 본 논문에서는 배터리의 전류, 전압을 측정하기 위한 analog front-end IC 를 설계 하였다. 회로는 크게 programmable gain instrumentation amplifier (PGIA)와 델타-시그마 모듈레이터로 구성 되어 있다. 델타-시그마 모듈레이터는 2차 단일 비트 구조이고 0.25 ${\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 오버 샘플링 비율이 256일 때 2 kHz 신호 대역에서 signal-to-noise ratio (SNR)는 82 dB 의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}$ 0.3 LSB (16bit 기준), integral nonlinearity (INL)은 ${\pm}$ 0.5 LSB 이다. 전체 소비 전력은 4.5 mW 이다.

L1/L2 이중-밴드 GPS 수신기용 RF 전단부 설계 (Design of the RF Front-end for L1/L2 Dual-Band GPS Receiver)

  • 김현덕;오태수;전재완;김성균;김병성
    • 한국전자파학회논문지
    • /
    • 제21권10호
    • /
    • pp.1169-1176
    • /
    • 2010
  • 본 논문에서는 L1/L2 이중-밴드 GPS(Global Positioning System) 수신기용 RF 전단부를 설계하였다. 수신기는 Low IF 구조이며, 인덕터를 사용하지 않는 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)와 이미지 제거를 위하여 다상 여과기(poly-phase filter)를 포함하는 quadrature 하향 변환 주파수 혼합기(quadrature down-conversion mixer) 및 전류 모드 논리(Current Mode Logic: CML) 주파수 분배기로 구성되어 있다. 저잡음 증폭기와 이미지 제거 주파수 혼합기는 높은 이득과 헤드룸 문제를 해결하기 위하여 전류 블리딩 기술을 이용하였으며, 광대역 입력 정합을 구현하기 위하여 공통 드레인 피드백을 이용하였다. $0.18{\mu}m$ CMOS 공정을 이용해 제작된 RF 전단부는 L1 밴드에서 38 dB 그리고 L2 밴드에서 41 dB의 이득을 보이며, IIP3는 L1 밴드에서 -29 dBm, L2 밴드에서는 -33 dBm이다. 입력 정합은 50 MHz에서 3 GHz까지 -10 dB 이하를 만족하며, 잡음 지수(Noise Figure: NF)는 L1 밴드에서는 3.81dB, L2 밴드에서는 3.71 dB를 보인다. 이미지 주파수 제거율은 36.5 dB이다. 설계된 RF 전단부의 칩 사이즈는 $1.2{\times}1.35mm^2$이다.

RF Front-end를 응용한 UWB(초광대역) 수신부의 LNA와 Mixer에 대한 분석 및 설계 (Design and analysis of UWB Receiver's LNA(Low Noise Amplifier) and Mixer using RF Front-end)

  • 곽재광;고광철
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
    • /
    • pp.225-228
    • /
    • 2004
  • This paper has been studied about UWB(Ulra wide-band)'s LNA(Low Noise Amplifier) and Mixer. The UWB is a new technology that is being pursed for both commercial and military purposes. Direct conversion architectures that convert RF signals have potential to achieve such terminals, because they eliminate the need for non-programmable image-rejection filters and IF channel filters. And this architecture promises better performance in power, size, and cost than existing heterodyne - based receivers. This Receiver architectures combines low-noise amplifier, mixer. And then this paper has designed suitable UWB's LNA and Mixer.

  • PDF

Selective Adaptation of Speaker Characteristics within a Subcluster Neural Network

  • Haskey, S.J.;Datta, S.
    • 대한음성학회:학술대회논문집
    • /
    • 대한음성학회 1996년도 10월 학술대회지
    • /
    • pp.464-467
    • /
    • 1996
  • This paper aims to exploit inter/intra-speaker phoneme sub-class variations as criteria for adaptation in a phoneme recognition system based on a novel neural network architecture. Using a subcluster neural network design based on the One-Class-in-One-Network (OCON) feed forward subnets, similar to those proposed by Kung (2) and Jou (1), joined by a common front-end layer. the idea is to adapt only the neurons within the common front-end layer of the network. Consequently resulting in an adaptation which can be concentrated primarily on the speakers vocal characteristics. Since the adaptation occurs in an area common to all classes, convergence on a single class will improve the recognition of the remaining classes in the network. Results show that adaptation towards a phoneme, in the vowel sub-class, for speakers MDABO and MWBTO Improve the recognition of remaining vowel sub-class phonemes from the same speaker

  • PDF

전자 우체국을 위한 전단부의 설계 및 구현 (Design and Implementation of Front Agent for Electronic Post-Office)

  • 권오형;정준영;이준석;윤기송;정민수;조유섭
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2000년도 추계학술발표논문집 (하)
    • /
    • pp.1251-1254
    • /
    • 2000
  • 인터넷 우편 시스템은 웹상에서 작성한 우편을 수신자에게 메일뿐만 아니라 이를 인쇄하여 수신자에게 직접 전달해주는 우편 전달 시스템이다. 따라서 직접적인 우편을 전달함으로서 기존의 디지털 문명의 의한 각박해진 현 사회에 보다 인간미가 넘치는 매개체로서의 역할과 획기적인 시간 단축과 비용절감의 효과를 누리고자 한다. 현 인터넷 우편 시스템은 크게 3가지로 Front Agent, End Agent, Management Agent 나뉘어 지는데 본 논문에서는 Front Agent를 중심으로 서술하였다.

  • PDF

Automotive Piezo-Resistive Type Pressure Sensor 신호 처리 아날로그 전단부 IC 설계 (A Design of Signal Processing Analog Front-End IC for Automotive Piezo-Resistive Type Pressure Sensor)

  • 조성훈;이동수;최진욱;최승원;박상현;이주리;이강윤
    • 전자공학회논문지
    • /
    • 제51권8호
    • /
    • pp.38-48
    • /
    • 2014
  • 본 논문은 Piezo Resistive Type(PRT) 압력 센서용 신호 처리 아날로그 전단부 IC 설계를 주제로 한다. 센서의 출력 전압을 개선을 하기 위해 센서의 전류를 보상하는 Gauge Factor Calibration 회로, 같은 센서와의 오차가 있더라도 적용이 가능하도록 설계한 Programmable Gain Amplifier (PGA), 클록 생성기에서 발생하는 EMI를 감소시키기 위한 확산 스펙트럼 클록 생성기, 압력 센서의 분해능을 향상시키기 위한 10Bit ADC와 14Bit DAC 그리고 기존 아날로그 방식으로 처리하던 방식과는 달리 디지털 신호처리 방식을 이용한 Calibration Microcontroller (CMC)를 설계하였다. $0.35{\mu}m$ CMOS Process를 이용하여 설계 하였으며, 설계된 IC의 공급 전압은 5V와 3.3V의 전원 분리를 통하여 아날로그 회로는 5V를 사용하고 디지털 회로는 LDO로부터 3.3V를 공급 받도록 구성하였다. Gauge Factor Calibration 회로는 3.75uA부터 120uA까지 보상이 가능하며 PGA는 30dB부터 45dB까지 제어가 가능하고 확산 스펙트럼 클록 생성기는 2.13dB에서 -5.94dB로의 EMI를 감소시킬 수 있다. 공급전압에 대한 ASIC 보호 회로는 800mV부터 6.4V를 제외한 나머지 전압은 차단이 가능하고 14Bit DAC는 0.305mV의 해상도를 가지고 있다. 총 전류 5.32mA를 소모하고 있으며, Die 크기는 $1.94mm{\times}1.94mm$의 면적을 갖는다.