• 반도체디스플레이기술학회지
• /
• 제19권4호
• /
• pp.88-93
• /
• 2020

Based on the capture-emission energy (CEE) maps of CMOS devices, a physics-informed machine learning model for the bias temperature instability (BTI)-induced threshold voltage shifts and low frequency noise is presented. In order to incorporate physics theories into the machine learning model, the integration of artificial neural network (IANN) is employed for the computation of the threshold voltage shifts and low frequency noise. The model combines the computational efficiency of IANN with the optimal estimation of Gaussian mixture model (GMM) with soft clustering. It enables full lifetime prediction of BTI under various stress and recovery conditions and provides accurate prediction of the dynamic behavior of the original measured data.

• 한국전자파학회논문지
• /
• 제11권6호
• /
• pp.959-968
• /
• 2000

본 논문에서는 낮은 위상 잡음을 갖는 B-WLL대역 국부발진기(LO)로 사용될 주파수 합성기를 설계 및 제작하였다. 2GHz 대역의 주파수 합성기를 구성, 낮은 위상잡음의 안정된 파형을 얻은 후 SRD(Step Recovery Diode)를 이용하여 주파수 체배기를 거쳐 12GHz 대역의 위상 고정된 안정된 신호를 얻었다. 제작된 주파수 합성기는 각각 출력 주파수 24.92 GHz, 25.10GHz, 25.26GHz를 가지며, 이 중 출력 주파수 24.92 GHz에서 0.44 dB의 발전출력과 -87.93 dB/Hz(@10KHz), -109,54dBc/Hz(@100 KHz)의 위상잡음 특성을 나타내었다.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.97-103
• /
• 2014

본 논문에서는 1/8-rate 위상검출기를 이용한 클록-데이터 복원회로를 제안한다. 기존의 full-rate 또는 half-rate 위상검출기의 사용은 동일 데이터 속도에서 복원된 클록의 주파수가 상대적으로 높아야 하므로 샘플링회로와 VCO의 설계에 부담으로 작용한다. 본 논문에서는 복원된 클록의 주파수를 낮추기 위해 1/8-rate 클록을 사용할 수 있는 위상검출기를 구성하고 Linear equalizer를 위상검출기 입력에 사용하여 복원된 클록의 지터를 감소시켰다. 테스트 칩은 0.13-${\mu}m$ CMOS 공정으로 제작되었고 입력은 3-Gb/s PRBS 데이터 패턴, 동작전압은 1.2-V에서 측정되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 A
• /
• pp.388-391
• /
• 1996

The conventional high frequency phase-shifted full bridge DC-DC converter has a disadavantage that a circulating current flows through transformer and switching devices during the freewheeling interval Due to this circulating current, RMS current stress, conduction losses of transformer and switching devices are increased. To alleviate this problem, this study provides a novel circulating current free type high frequency soft switching phase-shifted full bridge DC-DC converter which applies the energy recovery snubber(ERS) attached at the secondary side of transformer. The ERS adopted in this study is consisted of three fast recovery diode($Ds_1$, $Ds_2$, $Ds_3$), two resonant capacitor($Cs_1$, $Cs_2$) and a small resonant inductor [(Lr) : It can be ignored because the transformer leakage inductance(Ll) is able to use in stead of inserting the resonant inductor(Lr)]

• 미생물학회지
• /
• 제22권1호
• /
• pp.35-40
• /
• 1984

Streptomyces속 균주개발의 수단으로서 이용할 목적으로 원형질체 융합방법의 확립을 시도하였다. 특히 융합빈도를 높이고 실험을 간편화하는데 역점을 두었다. 원형질체의 형성 및 재생빈도는 균의 배양시간에 따라 변하였는데 대수기에서 수확한 균체로부터 가장 높은 빈도의 수율을 얻었다. 원형질체의 형성은 다른 용균효소를 사용하지 않고 Lysozyme 단독처리 만으로도 충분히 가능하였고 원형질체의 세포막 재생은 Monolay법 보다는 Overlay법이 훨씬 좋은 결과를 주었다. Monolay법은 1.8%, Overly법은 14%의 재생빈도를 나타냈다. 본 실험에서 PEG1000 (50% W/V)를 사용한 원형질체 융합방법으로 얻은 S. coelicolor의 재조합체의 빈도는 $1.8 {\times} 10^{-2}$이었다.

• 전력전자학회논문지
• /
• 제4권1호
• /
• pp.19-25
• /
• 1999

본 연구는 새로운 영전압, 영전류 스위칭 Forward 컨버터에 관한 것으로 종래의 하드 스위칭(Hard-Switching) Forward 컨버터에 있어서 Turn-off 및 Turn-off시 발생되는 스위칭 손실 및 출력 다이오드 역회복 특성에 따른 손실증가와 스위칭시 발생되는 기생진동을 Forward 컨버터에 있어서 1차측 주 스위칭소자 및 2차측 출력 정류다이오드와 병렬로 무손실 스너버를 적용함으로써 Forward 컨버터의 1차측 스위칭 소자의 Turn-off 및 Turn-on시 영전압, 영전류 스위칭을 이룰 수 있고, 출력 정류다이오드도 영전압, 영전류 스위칭 됨으로 다이오드의 역회복손실 및 기생 진동에 따른 EMI(Electro-Magnetic Interference)를 줄일 수 있는 무손실 스너버 적용 영전압, 영전류 스위칭 Forward 컨버터에 관한 것이다.

• Journal of Power Electronics
• /
• 제9권6호
• /
• pp.823-834
• /
• 2009

This paper proposes a high-efficiency single-stage ac/dc converter. The proposed converter features low voltage stresses and reduced switching losses. It operates at the boundary of discontinuous- and continuous-conduction modes by employing variable switching frequency control. The turn-on switching loss of the switch can be reduced by turning it on when the voltage across it is at a minimum. The voltage across the bulk capacitor is independent of the output loads and maintained within the practical range for the universal line input, so the problem of high voltage stress across the bulk capacitor is alleviated. Moreover, the voltage stress of the output diodes is clamped to the output voltage, and the output diodes are turned off at zero-current. Thus, the reverse-recovery related losses of the output diodes are eliminated. The operational principles and circuit analysis are presented. A prototype circuit was built and tested for a 150 W (50V/3A) output power. The experimental results verify the performance of the proposed converter.

• 전자공학회논문지A
• /
• 제33A권11호
• /
• pp.1-9
• /
• 1996

In the following paper, new architectural algorithm of clock and data recovery circuit is proposed for 622.08 Mbps optical communication receiver. New algorithm makes use of charge pump PLL using voltage controlled ring oscillator and extracts 8-channel 77.76 MHz clock signals, which are delayed by i/8 (i=1,2, ...8), to convert and recover 8-channel parallel data from 662.08 Mbps MRZ serial data. This circuit includes clock genration block to produce clock signals continuously even if input data doesn't exist. And synchronization of data and clock is doen by the method which compares 1/2 bit delayed onput data and decided dta by extracted clock signals. Thus, we can stabilize frequency and phase of clock signal even if input data is distorted or doesn't exist and simplify receiver architecture compared to traditional receiver's. Also it is possible ot realize clock extraction, data decision and conversion simulataneously. Verification of this algorithm is executed by DESIGN CENTER (version 6.1) using test models which are modelized by analog behavior modeling and digital circuit model, modified to process input frequency sufficiently, in SPICE.

• 대한원격탐사학회지
• /
• 제31권4호
• /
• pp.353-360
• /
• 2015

Earth's gravity field recovery was improved after the pre-processing upgrade of the Gravity Recovery And Climate Experiments (GRACE) satellite's star trackers. The star tracker measurements were filtered with a tighter low-pass filtering of 0.025Hz cutoff frequency, instead of a nominal filtering of 0.1Hz cutoff frequency. In addition, a jump removal algorithm was applied to remove discontinuities, due to direct Sun and/or Moon interventions, in the star tracker measurements. During the K-Band Ranging (KBR) calibration maneuvers, large attitude variations could be detected concurrently by both of the star trackers and the accelerometer. The misalignment angles of star trackers between the true frame and the normal frame could be determined by comparing measurements from these sensors. In this paper, new Earth' gravity field maps were obtained using above improvement. Based on comparisons to nominal Earth's gravity field maps, the new Earth's gravity field maps were found better than the nominal ones. Among the applied methods, the misalignment calibration of the star trackers had a major impact on the improvement of the new Earth's gravity field maps.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.987-992
• /
• 2002

본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.