• 제목/요약/키워드: Formal Verification

검색결과 201건 처리시간 0.031초

VHDL 행위 레벨 설계 검증 (VHDL behavioral-level design verification from behavioral VHDL)

  • 윤성욱;김종현;박승규;김동욱
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 하계종합학술대회논문집
    • /
    • pp.815-818
    • /
    • 1998
  • Hardware formal verification involves the use of analytical techniques to prove that the implementation of a system confroms to the specification. The specification could be a set of properties that the system must have or it could be an alternative representation of the system behavior. We can represent our behavioral specification to be written in VHDL coding. In this paper, we proposed a new hardware design verification method. For theis method, we assumed that a verification pattern already exists and try to make an algorithm to find a place where a design error occurred. This method uses an hierarchical approach by making control flow graph(CFG) hierarchically. From the simulation, this method was turned out to be very effective that all the assumed design errors could be detected.

  • PDF

내장형 소프트웨어 컴포넌트의 상향식 합성과 검증 (Bottom-up Composition and Verification of Embedded Software)

  • 최윤자
    • 정보처리학회논문지D
    • /
    • 제17D권6호
    • /
    • pp.415-422
    • /
    • 2010
  • 본 논문은 단위 컴포넌트가 제공하는 서비스를 중심으로 컴포넌트 행위모델을 합성하고 상위수준의 추상적 행위모델을 추출하는 서비스기반 합성과 검증기법을 제안한다. 이를 위하여, 상향식 행위양식 추상화의 기초가 되는 추상 컴포넌트를 정의하고, 포트기반 동기화 알고리즘과 서비스기반 투영을 통한 추상화기법을 제안하였다. 또한, 제안된 기법을 적용한 모델검증 프레임워크를 개발하고, 사례연구를 통하여 제안된 방식이 검증비용을 절감함을 입증하였다.

정형 명세를 이용한 웹 기반 은행 어플리케이션의 테스트 기법 (A Testing Method for Web-Based Banking Applications Using Formal Specification)

  • 안영희;최은만
    • 정보처리학회논문지D
    • /
    • 제11D권4호
    • /
    • pp.855-864
    • /
    • 2004
  • 정형적 명세를 이용하면 원시코드의 복잡함에 방해받지 않고 필요한 구현 정보를 테스트 프로그래머가 얻을 수 있다. 특히 웹 기반 소프트웨어는 정형적 명세로 시스템에 대한 외부 입력과 반응을 잘 나타낼 수가 있다. 이 논문에서는 정형적 명세를 이용하여 테스트 데이터를 추출하는 방법을 제안한다. 복잡하고 구성요소가 다양한 웹 어플리케이션의 기능을 Object-Z 정형 명세언어를 이용하여 핵심적으로 나타낸다. 정형 명세에서부터 상태모델을 구성하고 최상위 레벨의 STD에서 세부적으로 STD를 추가하여 테스트 시나리오를 추출하였다. 실험 대상은 보안과 정확성을 요하는 웹 뱅킹 시스템으로 정하고 계좌이체 과정의 테스트 데이터를 추출하였다. 제안한 방법은 사용기반 테스트 기법과 결합하여 웹 소프트웨어의 테스트 자동화에 중요한 요소가 될 것이다.

병렬 객체지향 시스템의 검증 (Model Checking of Concurrent Object-Oriented Systems)

  • 조승모;김영곤;배두환;변성원;김상택
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제27권1호
    • /
    • pp.1-12
    • /
    • 2000
  • 모델체킹은 검증하려는 대상 시스템의 동작 모델이, 그 시스템이 만족해야 할 성질을 만족시키는지를, 시스템의 상태공간을 검사해 봄으로써 알아보는 정형 검증 기법의 하나이다. 이러한 모델체킹 기법을 병렬 객체지향 시스템에 적용하기 위해 기존의 모델체커인 SPIN에서 지원하는 모델링 언어인 Promela를 병렬객체지향 개념을 추가하여 확장한 언어인 APromela를 제안하였다. 이는 Promela가 프로세스를 단위로 하는 병렬성만을 지원하는데 반해, 액터 모델에 기반한 객체지향 병렬성을 지원한다. 또한 우리는 이 언어로 작성된 모델을 자동으로 Promela로 변환하는 규칙을 제안하였다. 이를 통해, 기존의 모델체커를 이용해 병렬 객체지향 시스템의 검증을 수행할 수 있다. 이 언어의 응용으로 UML 로 기술된 명세의 검증을 수행하는 과정을 제시하였다.

  • PDF

공간 프로세스 대수를 이용한 정형 명세와 분석에서의 시간속성의 시각화 (Visual Representation of Temporal Properties in Formal Specification and Analysis using a Spatial Process Algebra)

  • 온진호;최정란;이문근
    • 정보처리학회논문지D
    • /
    • 제16D권3호
    • /
    • pp.339-352
    • /
    • 2009
  • 유비쿼터스 컴퓨팅 환경에서 분산된 실시간 시스템의 행위와 공간, 시간 속성을 분석하고, 검증하기 위한 다양한 정형기법들이 존재한다. 그러나 대부분의 경우 공간과 행위를 같이 표현하는 구조적, 근본적 한계가 존재한다. 게다가 시간 속성이 포함되는 경우는 더욱 복잡해지게 된다. 이러한 한계를 해결하기 위하여 본 논문은 Timed Calculus of Abstract Real-Time Distribution, Mobility and Interaction(t-CARDMI)라는 새로운 정형기법을 제안한다. t-CARDMI는 행위의 표현으로부터 공간정보의 표현을 분리시켜 복잡도를 단순화 시키며, 시간 속성에 대해서 오직 행위적 표현에서만 허용하여 복잡한 명세를 덜 복잡하게 표현한다. t-CARDMI는 대기기간, 실행시작 만족시간, 실행시간, 실행완료 만족시간 등의 특유의 시간속성을 이동과 통신의 행위에서 모두 포함하는 특징을 갖는다. 새롭게 제안된 Timed Action Graph(TAG)는 공간과 시간을 포함하는 시스템의 명세를 분석하고 검증하기 위해서 공간과 시간속성을 2차원의 다이어그램으로 표현하며 그 안에서 이동과 통신의 정보를 분산된 그림정보로 표현하는 그래프로 t-CARDMI를 좀더 효율적으로 명세하고 분석할 수 있는 방법을 제공한다. t-CARDMI는 유비쿼터스 컴퓨팅에서의 분산된 실시간 시스템의 공간적, 행위적, 시간적 속성에 대한 명세, 분석 및 검증에 매우 효율적이고 효과적인 혁신적인 정형기법의 하나로 고려될 수 있다. 본 논문은 t-CARDMI의 문법과 의미, TAG 그리고 Specification, Analysis, Verification, and Evaluation (SAVE)로 명명된 툴을 제안하고 유비쿼터스 헬스케어 시스템 예제를 통해 효율성을 분석한다.

ESTEREL을 이용한 Cache Coherency Protocol의 정형 설계 및 검증 (Formal Design and Verification of Cache Coherency Protocol by ESTEREL)

  • 김민숙;최진영
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.40-42
    • /
    • 2002
  • 캐쉬 일관성 유지 프로토콜은 공유 메모리 다중 프로세서 시스템의 정확하고 효율적인 작동에 중요하다. 시스템이 점점 복잡해짐에 따라 시뮬레이션 방법만으로는 프로토콜의 정확성을 확인하기는 어렵다. 본 논문에서는 CC-NUMA용 디렉토리 기반 캐쉬 일관성 프로토콜인 RACE 프로토콜을 정형기법 도구인 ESTEREL을 이용하여 프로토콜이 안정적으로 동작함을 검증하였다.

  • PDF

스마트 카드의 보안성에 대한 정형검증 방법 연구 (A Study on Formal Verification of Smart Card Security)

  • 강은영;최진영
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
    • /
    • pp.769-771
    • /
    • 2001
  • 인터넷의 급속한 발달과 이를 통한 다양한 서비스가 확산됨에 따라, 인증과 보안은 아주 중요한 분야로 대두되고 있다. 본 논문에서는 Egterl 을 이용하여 최근 정보화 사회에서 개인적 정보 뿐만 아니라 비즈니스 간의 데이터 응용 분야에 이르기까지 폭 넓게 사용되어지고 있는 스마트 카드의 인증과 보안 시스템 대한 모델링 및 정형검증에 대해 논한다.

  • PDF

Development of Communication Protocol Verification Tool for Vital Railway Signaling Systems

  • Hwang, Jong-Gyu;Jo, Hyun-Jeong;Lee, Jae-Ho
    • Journal of Electrical Engineering and Technology
    • /
    • 제1권4호
    • /
    • pp.513-519
    • /
    • 2006
  • As a very important part in development of the protocol, verifications for developed protocol specification are complementary techniques that are used to increase the level of confidence in the system functions by their specifications. Using the informal method for specifying the protocol, some ambiguity may be contained therein. This indwelling ambiguity in control systems can cause the occurrence of accidents, especially in the case of safety-critical systems. To clear the vagueness contained in the designed protocol, we use the LTS (Labeled Transition System) model to design the protocol for railway signaling. And then, we verify the safety and the liveness properties formally through the model checking method. The modal ${\mu}$-calculus, which is an expressive method of temporal logic, has been applied to the model checking method. We verify the safety and liveness properties of Korean standard protocol for railway signaling systems. To perform automatic verification of the safety and liveness properties of the designed protocol, a communication verification tool is implemented. The developed tools are implemented by C++ language under Windows XP. It is expected to increase the safety and reliability of communication protocol for signaling systems by using the developed communication verification tool.

Formal Verification Network-based Protocol for Railway Signaling Systems

  • Hwang, Jong-Gyu;Lee, Jae-Ho
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2004년도 ICCAS
    • /
    • pp.354-357
    • /
    • 2004
  • According to the computerization of railway signaling systems, the interface link between the signaling systems has been replaced by the digital communication channel. At the same time, the importance of the communication link is more pronounced than in the past. In this paper, new network-based protocol for Korean railway signaling has designed between CTC and SCADA system, and the overview of designed protocol is briefly represented. Using the informal method for specifying the communication protocol, a little ambiguity may be contained in the protocol. To clear the ambiguity contained in the designed protocol, we use LTS model to design the protocol for this interface link between CTC and SCADA, the LTS is an intermediate model for encoding the operational behavior of processes. And then, we verify automatically and formally the safety and the liveness properties through the model checking method. Especially, the modal ${\mu}$-calculus, which is a highly expressive method of temporal logic that has been applied to the model checking method. It will be expected to increase the safety, reliability and efficiency of maintenance of the signaling systems by using the designed protocol for railway signaling in Korea.

  • PDF