• 한국산업정보학회논문지
• /
• 제12권1호
• /
• pp.28-38
• /
• 2007

본 논문에서는 타원곡선 암호시스템 응용을 위한 마이크로소프트 COM 소프트웨어 모듈을 구현하고 그 성능을 평가한다. 개발된 COM 소프트웨어 모듈은 IEEE 1363의 모든 유한체 GF(p)와 GF(2m)상의 타원곡선 키 교혼 프로토콜 및 전자서명 기능을 지원한다. 또한 이 모듈은 컴포넌트 기반 소프트웨어 개발 방법을 지향하기 때문에 생산성이 높으며 개방화, 표준화된 시스템 특성을 가진다. 따라서 C 라이브러리를 이용한 개발 방법에 비해 보다 쉽고 빠르게 소프트웨어를 개발할 수 있다. 게다가 마이크로소프트 COM 인터페이스를 따르기 때문에 타원곡선 암호 시스템에 대한 깊은 지식 없이도 타원곡선 암호 알고리즘에 기반한 보안 소프트웨어를 쉽게 개발할 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권2호
• /
• pp.93-98
• /
• 2003

본 논문에서는 $GF(2^m)$ 상에서$AB^2 $연산을 위한 두 가지 새로운 알고리즘과 구조를 제안한다. 먼저 Linear Feedback Shift Register 구조기반의 A$B^2$ 곱셈 알고리즘을 제안하고, 이를 기반으로 비트순차 구조를 설계한다. 그리고, 기본 구조로부터 변형된 변형 $AB^2 $ 곱셈기를 설계한다. 제안된 구조는 기약다항식으로 모든 계수가 1인 속성의 All One Polynomial을 이용한다. 시뮬레이션 결과 제안된 구조가 구조복잡도면에서 기존의 구조들보다 훨씬 효율적이다. 제안된 곱셈기는 공개키 암호의 핵심이 되는 지수기의 구현을 위한 효율적인 기본구조로 사용될 수 있다.

• 정보보호학회논문지
• /
• 제17권1호
• /
• pp.33-39
• /
• 2007

유한체 상의 곱셈기는, 오류제어부호, 암호 시스템, 디지털 신호처리 등과 같은 여러 분야에서 기본적인 구성 요소로 사용되고 있다. 그러므로 효율적인 구조를 갖는 유한체 상의 곱셈기를 설계하면 전체적인 시스템의 성능을 대폭 향상시킬 수 있다. 본 논문에서는 기존의 직렬 유한체 곱셈기에 비해 짧은 지연시간을 갖는 새로운 직렬 곱셈기 구조를 제안하였다. 제안한 곱셈기는 유한체의 곱을 표현하는 다항식을 여러 개로 분리한 다음, 이 다항식들을 동시에 처리하는 방식을 사용하여 직렬 곱셈기의 속도를 향상시켰다. 이 곱셈기는 유한체 $GF(2^m)$의 표준기저 상에서 동작하며, 기존의 직렬 곱셈기보다는 짧은 지연시간에 결과를 얻을 수 있고, 병렬 곱셈기보다는 적은 하드웨어로 구현할 수 있다. 제안한 곱셈기는 회로의 복잡도와 지연시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다.

• 한국정보통신학회논문지
• /
• 제18권3호
• /
• pp.609-616
• /
• 2014

선형스팬이 클수록 예측을 어렵게 하기 때문에 선형스팬을 크게 하는 것은 보안 및 암호 시스템에서 중요한 문제이다. 낮은 상관함숫값을 가지면서 큰 선형스팬을 가지는 비선형 이진수열에 대한 연구는 계속 이루어져 왔다. 본 논문에서는 n=2m이고 데시메이션이 $d=2^{m-2}(2^m+3)$인 비선형 이진수열 $S^r_a(t)=Tr^m_1\{[Tr^n_m(a{\alpha}^t+{\alpha}^{dt})]^r\}$ ($a{\in}GF(2^m)$, $0{\leq}t{\leq}2^m-2$)에 대한 선형스팬을 분석한다.

• 디지털산업정보학회논문지
• /
• 제18권1호
• /
• pp.1-9
• /
• 2022

Galois field arithmetic is important in error correcting codes and public-key cryptography schemes. Hardware realization of these schemes requires an efficient implementation of Galois field arithmetic operations. Multiplication is the main finite field operation and designing efficient multiplier can clearly affect the performance of compute-intensive applications. Diverse algorithms and hardware architectures are presented in the literature for hardware realization of Galois field multiplication to acquire a reduction in time and area. This paper presents a low complexity semi-systolic multiplier to facilitate parallel processing by partitioning Montgomery modular multiplication (MMM) into two independent and identical units and two-level systolic computation scheme. Analytical results indicate that the proposed multiplier achieves lower area-time (AT) complexity compared to related multipliers. Moreover, the proposed method has regularity, concurrency, and modularity, and thus is well suited for VLSI implementation. It can be applied as a core circuit for multiplication and division/exponentiation.

• 한국정보통신학회논문지
• /
• 제17권12호
• /
• pp.2875-2882
• /
• 2013

여러 가지 디지털통신 시스템에서 많이 사용되고 있는 의사 난수열을 설계하는데 있어 가장 중요한 문제는 생성된 수열들 사이의 상호상관관계가 낮은 수열을 생성하는 것이다. 또한 설계된 이진수열의 상호상관관계의 빈도분석은 많은 연구자에 의해 연구되어왔다. 본 논문에서는 n=2m, $d=2^{n-1}(3{\cdot}2^m-1)$일 때 5-값 상호상관관계를 갖는 비선형 이진수열군 $S^r=\{Tr^m_1\{[Tr^n_m(a{\alpha}^t+{\alpha}^{dt}]^r\}{\mid}a{\in}GF(2^m),0{\leq}t < 2^n-1\}$에 대한 상호상관관계에 대한 빈도 분석과 여러 가지 상호상관관계 성질을 분석한다. 여기서 $gcd(r,2^m-1)=1$이다.

• 한국정보통신학회논문지
• /
• 제13권9호
• /
• pp.1837-1844
• /
• 2009

본 논문에서는 전류모드 CMOS에 의한 2변수 3치 가산기 회로와 승산기 회로를 구현하였다. 제시된 전류모드 CMOS에 의한 3치 가산기 회로와 승산기 회로는 전압 레벨로 동작하며, HSpice 시뮬레이션을 통하여 이 회로들에 대하여 동작 특성을 보였다. 제시 된 회로들은 $0.180{\mu}m$ CMOS 표준 기술을 사용하여 HSpice로 시뮬레이션 하였다. 2 변수 3치 가산기 및 승산기 회로의 단위 전류 $I_u$는 $5{\mu}A$로 하였으며, NMOS의 길이와 폭 W/L는 $0.54{\mu}m/0.18{\mu}m$이고, PMOS의 길이와 폭 W/L는 $1.08{\mu}m/0.18{\mu}m$이다. VDD 전압은 2.5V를 사용하였으며 MOS 모델은 LEVEL 47으로 시뮬레이션 하였다. 전류모드 CMOS 3치 가산기 및 승산기 회로의 시뮬레이션 결과에서 전달 지연 시간이 $1.2{\mu}s$이며, 3치 가산기 및 승산기 회로가 안정하게 동작하여 출력 신호를 얻는 동작 속도가 300MHz, 소비 전력이 1.08mW임을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제28권2호
• /
• pp.69-75
• /
• 2023

유한체 산술 연산은 현대 암호학(cryptography)과 오류 정정 부호(error correction codes) 등 다양한 응용에서 중요한 역할을 한다. 본 논문에서는 유한체상에서 몽고메리 곱셈 알고리즘을 사용한 효율적인 유한체 곱셈 알고리즘을 제안한다. 기존의 곱셈기들에서는 AND와 XOR 게이트를 사용하여 구현되었는데, 시간 및 공간 복잡도를 줄이기 위해서 NAND와 NOR 게이트를 사용하는 알고리즘을 제안하였다. 게다가 제안한 알고리즘을 기초로 적은 공간과 낮은 지연시간을 갖는 효율적인 세미-시스톨릭(semi-systolic) 유한체 곱셈기를 제안한다. 제안한 곱셈기는 기존의 곱셈기에 비해 낮은 공간-시간 복잡도(area-time complexity)를 가진다. 기존의 구조들과 비교하면, 제안한 유한체 곱셈기는 공간-시간 복잡도면에서 Chiou 등, Huang 등 및 Kim-Jeon의 곱셈기에 비해 약 71%, 66%, 33%가 감소되었다. 따라서 제안한 곱셈기는 VLSI 구현에 적합하며, 다양한 응용의 기본 구성 요소로 쉽게 적용될 수 있다.

• ETRI Journal
• /
• 제39권4호
• /
• pp.570-581
• /
• 2017

Multiplication in finite fields is used in many applications, especially in cryptography. It is a basic and the most computationally intensive operation from among all such operations. Several systolic multipliers are proposed in the literature that offer low hardware complexity or high speed. In this paper, a bit-parallel polynomial basis systolic multiplier for generic irreducible polynomials is proposed based on a modified interleaved multiplication method. The hardware complexity and delay of the proposed multiplier are estimated, and a comparison with the corresponding multipliers available in the literature is presented. Of the corresponding multipliers, the proposed multiplier achieves a reduction in the hardware complexity of up to 20% when compared to the best multiplier for m = 163. The synthesis results of application-specific integrated circuit and field-programmable gate array implementations of the proposed multiplier are also presented. From the synthesis results, it is inferred that the proposed multiplier achieves low power consumption and low area complexitywhen compared to the best of the corresponding multipliers.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.87-92
• /
• 2006

[ $AB^2$ ]연산은 공개키 암호화 시스템을 위한 효율적인 기본 연산으로 알려져 있고 이를 위한 다양한 하드웨어가 설계되었다. 그러나 이들 구조들은 암호학적 응용에 사용되기에는 구조복잡도가 크다는 문제점이 있었다. 본 논문에서는 GF($2^m$)상에서 공간 효율적인 분할된 $AB^2$ 시스톨릭 모듈러 곱셈기를 설계한다. MSB $AB^2$ 모듈러 곱셈 알고리즘으로부터 데이터 의존 그래프를 유도하고 유도된 의존 그래프를 1/3로 분할함으로서 공간 효율적인 분할된 $AB^2$ 시스톨릭 곱셈기를 설계한다. 본 논문에서 제안한 곱셈기는 기존의 곱셈기와 비교하여 2/3정도의 구조 복잡도를 줄일 수 있다. 본 논문에서 제안한 구조는 크기에 제한을 갖는 스마트 카드 등에서 사용될 공개키 암호의 핵심이 되는 지수기의 구현을 위한 효율적인 기본구조로 사용될 수 있을 것이다.