• 한국전자파학회논문지
• /
• 제25권12호
• /
• pp.1251-1257
• /
• 2014

본 논문에서는 6~13 GHz 주파수 범위에서 30 kHz 이하의 주파수 분해능과 500 ns 이하의 동조 속도를 갖는 광대역 고속 주파수 합성기 구조를 제안하였다. 광대역에서 빠른 동조 속도와 우수한 위상잡음 특성, 고해상도 주파수 특성을 얻기 위해 DDS(Direct Digital Synthesizer)와 아날로그 직접 주파수 합성기술을 적용하여 주파수 합성기의 출력을 합성하였다. 그리고 광대역 주파수 합성기의 위상잡음 특성을 중첩의 원리를 이용하여 예측하였고 측정 결과와 비교하였다. 제작된 주파수 합성기의 주파수 동조 속도는 500 ns 이하, 위상잡음은 최고 주파수에서 -106 dBc @ 10 kHz 이하, 주파수 정확도는 ${\pm}2kHz$ 이하로 측정 되었다.

• 한국전자파학회논문지
• /
• 제20권11호
• /
• pp.1178-1185
• /
• 2009

본 논문은 2.5 MHz 간격으로 광대역 주파수를 발생하며 응답 시간이 400 nsec 이하인 초고속 이산(discrete) 주파수 합성기를 제안한다. 제안한 주파수 합성기는 고정 주파수 위상 제어 루프(PLL)와 주파수 분배기를 이용해 16개의 기준 신호를 생성하고, 이들을 선택하여 주파수 혼합하는 방식으로 710~1,610 MHz내에서 2.5 MHz 간격의 이산 주파수 신호를 고속으로 생성한다. 제작된 주파수 합성기의 주파수 천이 응답 시간은 평균 350 nsec, 고조파를 비롯한 모든 불요파 신호는 -60 dBc 이하, 위상 잡음 특성은 -94 dBc/Hz @100 Hz, 출력 세기는 평균 21.5 dBm, 평탄도는 2.65 dB 이하로 측정되었다. 또한 주파수 천이 응답 속도를 측정하는 새로운 기법의 측정 방법이 제안되었다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.333-341
• /
• 2015

본 논문에서는 0.5~4 GHz 주파수 범위에서 낮은 위상잡음 특성을 갖는 광대역 고속 주파수 합성기 구조를 제안하였다. 광대역에서 빠른 동조 속도를 얻기 위해 DDS(Direct Digital Synthesizer)와 아날로그 직접 주파수 합성 기술을 적용하여 주파수 합성기의 출력을 합성하였다. 특히 낮은 위상잡음 특성을 확보하기 위해 DDS 구동에 필요한 2.4 GHz 클럭신호는 SPD(Sample Phase Detector)를 통해 100 MHz 기준 발진기 신호에 위상 고정된 2.4 GHz VCO(Voltage Controlled Oscillator)를 이용하여 발생시켰다. 그리고 광대역 주파수 합성기의 위상잡음 특성을 이론적으로 예측하고, 이를 측정결과와 비교하였다. 제작된 주파수 합성기의 위상잡음은 최고 주파수에서 -121 dBc @ 100 kHz 이하를 갖는다.

• Journal of Electrical Engineering and Technology
• /
• 제9권2호
• /
• pp.771-776
• /
• 2014

In this paper, an agile programmable chirp spread spectrum generator for wideband frequency-jamming applications from 20 MHz to 3 GHz is proposed. A frequency-mixing architecture using two voltage-controlled oscillators is used to achieve a wideband operating frequency range, and the direct digital synthesizer (DDS)-based chirping method with a two-point modulation technique is employed to provide a programmable and consistent chirp bandwidth. The proposed signal generator provides the various programmable FM signals from 20 MHz to 3 GHz with a modulation bandwidth from 0 to 400 MHz. The prototype successfully demonstrates arbitrary sequential jamming operation with a fast band-to-band hopping time of < 10 ${\mu}sec$.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.7-15
• /
• 2002

The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate mathched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop strucure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismathc of max. >$3.4^{\circ}$.