• ETRI Journal
• /
• 제33권3호
• /
• pp.466-469
• /
• 2011

As a fine-grained power gating method for achieving greater power savings, our approach takes advantage of the finite state machine with a datapath (FSMD) characteristic which shows sequential idleness among subcircuits. In an FSMD-based power gating, while only an active subcircuit is expected to be turned on, more subcircuits should be activated due to the power overhead. To reduce the number of missed opportunities for power savings, we deactivated some of the turned-on subcircuits by slowing the FSMD down and predicting its behavior. Our microprocessor experiments showed that the power savings are close to the upper bound.

• 한국멀티미디어학회논문지
• /
• 제16권1호
• /
• pp.75-86
• /
• 2013

본 논문은 많은 주변장치와 인터페이스 되는 단일칩 마이크로컨트롤러로 구현되는 임베디드시스템을 인터럽트를 사용하여 다중 유한상태기계로 모델링하고 구현하는 방법을 제시한다. 다중 상태기계 모델은 하드웨어설계에 사용되는 FSMD 구조와 인터럽트에 의한 흐름제어 특징을 이용한다. 주 프로그램은 주상태기계에 대응하고, 부상태기계는 인터럽트 서비스루틴에 대응한다. 따라서 주변장치에서 발생하는 인터럽트는 부상태기계에서 신속히 처리될 수 있다. 유한상태기계 사이의 인터페이스는 요청과 응답 변수를 사용한다. 주상태기계와 부상태기계 사이의 콘텍스트 스위칭은 인터럽트에 의한 하드웨어 흐름제어로 대치될 수 있어 별도의 운영체제가 필요하지 않다. ASM 차트를 사용하여 다중 유한상태기계로 모델링된 임베디드시스템은 C언어 프로그램으로 변환시켜 쉽게 구현될 수 있다. 이 구현 방법은 모델링이 구체적고 부상태기계에서 인터럽트에 신속히 반응할 수 있어 하드웨어가 많이 사용되는 내장형시스템에 쉽게 적용될 수 있다.

• 정보보호학회논문지
• /
• 제24권4호
• /
• pp.593-605
• /
• 2014

본 논문에서는 하드웨어로 경량 암호 HIGHT, PRESENT, PRINTcipher를 설계하고 소프트웨어로 암호 운영모드를 구현하여 대칭키 암호에 대한 효율적인 하드웨어/소프트웨어 통합설계 방법을 제안하였다. 우선 효과적인 통합설계 언어인 GEZEL 기반으로 대칭키 암호를 하드웨어로 구현한 후 FSMD 방식의 각 암호 모듈을 unfolding, retiming 등 하드웨어 최적화 이론을 적용하여 성능을 향상시켰다. 또한, 8051 마이크로프로세서에 대칭키 암호 운영모드를 C언어로 구현하여 서로 다른 운영모드를 지원하는 다양한 플랫폼에 적용할 수 있게 하였다. 이때 하드웨어/소프트웨어간의 신뢰성 있는 통신 확립과 통신 간 발생할 수 있는 시간 지연을 막기 위하여 하드웨어의 통신 코어와 암호코어를 분리하여 병렬적으로 수행되어 암호화 연산 수행 중에도 메시지를 송/수신 할 수 있도록 처리하는 개선된 handshake 프로토콜을 사용하여 전체적인 성능을 향상시켰다.

• ETRI Journal
• /
• 제25권5호
• /
• pp.305-314
• /
• 2003

In this paper, we present a soft IP compiler for the Reed-Solomon decoder that generates a fully synthesizable VHDL core exploiting characteristic parameters and design constraints that we newly classify for the soft IP. It produces a structural design with an estimable regular architecture based on a finite state machine with a datapath (FSMD). Since characteristic parameters provide different design points on the design space, using one of two simple procedures called the constructive search with area increment (CSAI) and constructive search with speed decrement (CSSD) for design space exploration, the core compiler makes it possible for an IP user to create the Reed-Solomon decoder with appropriate sub-architectures without synthesizing many models. Experimental results show that the IP compiler can apply to several industry standards.