• KEPCO Journal on Electric Power and Energy
• /
• 제8권2호
• /
• pp.159-179
• /
• 2022

Often a network becomes complex, and multiple entities would get in charge of managing part of the whole network. An example is a utility grid. While the entire grid would go under a single utility company's responsibility, the network is often split into multiple subsections. Subsequently, each subsection would be given as the responsibility area to the corresponding sub-organization in the utility company. The issue of how to make subsystems of adequate size and minimum number of interconnections between subsystems becomes more critical, especially in real-time simulations. Because the computation capability limit of a single computation unit, regardless of whether it is a high-speed conventional CPU core or an FPGA computational engine, it comes with a maximum limit that can be completed within a given amount of execution time. The issue becomes worsened in real time simulation, in which the computation needs to be in precise synchronization with the real-world clock. When the subject of the computation allows for a longer execution time, i.e., a larger time step size, a larger portion of the network can be put on a computation unit. This translates into a larger margin of the difference between the worst and the best. In other words, even though the worst (or the largest) computational burden is orders of magnitude larger than the best (or the smallest) computational burden, all the necessary computation can still be completed within the given amount of time. However, the requirement of real-time makes the margin much smaller. In other words, the difference between the worst and the best should be as small as possible in order to ensure the even distribution of the computational load. Besides, data exchange/communication is essential in parallel computation, affecting the overall performance. However, the exchange of data takes time. Therefore, the corresponding consideration needs to be with the computational load distribution among multiple calculation units. If it turns out in a satisfactory way, such distribution will raise the possibility of completing the necessary computation in a given amount of time, which might come down in the level of microsecond order. This paper presents an effective way to split a given electrical network, according to multiple criteria, for the purpose of distributing the entire computational load into a set of even (or close to even) sized computational loads. Based on the proposed system splitting method, heavy computation burdens of large-scale electrical networks can be distributed to multiple calculation units, such as an RTDS real time simulator, achieving either more efficient usage of the calculation units, a reduction of the necessary size of the simulation time step, or both.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.736-741
• /
• 2022

격자 기반 암호화는 최악의 경우를 기반으로 한 강력한 보안, 비교적 효율적인 구현 및 단순성을 누리기 때문에 포스트 양자 암호화 방식 중 가장 실용적인 방식이다. 오류가 있는 링 학습(R-LWE)은 격자 기반 암호화(LBC)의 공개키암호화(Public Key Encryption: PKE) 방식이며, R-LWE의 가장 중요한 연산은 링의 모듈러 다항식 곱셈이다. 본 논문은 R-LWE 암호 시스템의 중간 보안 수준의 매개 변수 집합을 대상으로 하여 근사 컴퓨팅(Approximate Computing: AC) 기술을 기반으로 한 모듈러 곱셈기를 최적화하는 방법을 제안한다. 먼저 복잡한 로직을 간단하게 구현하는 방법으로 LUT을 사용하여 근사 곱셈 연산 중 일부의 연산 과정을 생략하고, 2의 보수 방법을 활용하여 입력 데이터의 값을 이진수로 변환 시 값이 1인 비트의 개수를 최소화하여 필요한 덧셈기의 개수를 절감하는 총 두 가지 방법을 제안한다. 제안된 LUT 기반의 모듈식 곱셈기는 기존 R-LWE 모듈식 곱셈기 대비 속도와 면적 모두 9%까지 줄어들었고, 2의 보수 방법을 적용한 모듈식 곱셈기는 면적을 40%까지 줄이고 속도는 2% 향상되는 것으로 나타났다. 마지막으로 이 두 방법을 모두 적용한 최적화된 모듈식 곱셈기의 면적은 기존대비 43%까지 감소하고 속도는 10%까지 감소하는 것으로 나타났다.

• 한국인구학
• /
• 제30권2호
• /
• pp.71-95
• /
• 2007

이 글은 조선후기 호적자료외 양자계승기록을 단서로 조선후기 양반가족의 가계계승 원리와 가족유형을 규명해 보고자 한다. 이 글의 분석자료는 1669년에서 1913년까지 의성김씨 호구단자이다. 분석 결과 조선후기의 가족형태와 조선전기나 조선중기의 가족형태 사이에 많은 차이가 발견되었는데, 그 변화의 방향은 부계계승원리의 강화이며 그 한가운데 양자제도가 자리하고 있었다. 분석자료의 전체 호구 평균가구원수는 5.66명으로 17세기 초에 비해 가족규모가 매우 커졌으며 가족구성원의 친족 범위도 매우 넓어져, 17세기 초 양반가의 가족원이 되는 근친자 종류가 6종의 자였던 데 비해 의성김씨 호구단자에 나타난 그것은 무려 70종이었다. 조선전기 양반가 분석결과와 달리 의성김씨 집안의 가족형태는 직계가족, 방계가족의 비율이 45%를 넘을 뿐 아니라 18세기, 19세기 모두 가장 큰 비중을 차지하는 가족형태는 확대가족이고 부부가족의 비중은 1/3 수준으로 약화되는 등, 가구구성의 친족범위가 더욱 확장되었다. 의성김씨 호구단자에서 입양을 통해 가계를 계승한 사례는 전체 호구 가운데 무려 33.8%에 이른다. 적장자가 호주자리를 승계할 때까지 살아 있을 확률이 낮았던 당시의 인구학적 환경 속에서 적장자가계계승 원리를 확고하게 지키는 방법으로 활용된 것이 양자제도였음을 다시 한 번 확인할 수 있었다. 조선후기 종족집단은 자신의 직계혈통에게 가계를 계승하는 것보다도 입양을 통해서라도 '적장자 자리'라는 명분을 유지하는 것이 더욱 중요했던 사회이고 이런 양반가의 소임을 다하기 위해 적임자를 찾을 때까지 호주대리인을 내세우는 등 양자제도를 보편화시켰던 것이다. 또한 제작된 믹서는 외부의 IF 발룬을 필요하지 않아 소형화가 가능하다. 본 논문에서 설계 및 제작된 94 GHz MIMIC single balanced cascode믹서는 기존의 balanced 믹서와 비교하여 높은 격리 특성을 나타내었다.L 및 FPGA를 이용하여 실시간으로 구현 검증되었다. 0.25um CMOS 표준 셀 라이브러리를 이용하여 합성하였을 때, 총 게이트 수는 37K개였으며 7.5개의 라인 메모리가 사용되었다. 추적관찰이 필요하겠다.다.참굴 D상 유생을 대상으로 먹이효과를 조사한 결과 실험구와 대조구간 유생의 성장 및 생존율에 유의한 차이를 보이지 않았다.C$에서 73.3%, $10^{\circ}C$에서 63.3% 및 $5^{\circ}C$에서 56.7%로 수온이 $30^{\circ}C$ 이내에서는 높을수록 높은 경향을 보였다. 염분에 따른 잠입 실험 결과는 실험 개시 300분 경과 후 염분 30 psu에서 93.3%로 가장 높았고, 35 psu에서 90.0%, 25 psu에서 83.3%, 20 psu에서 60.0%, 15 psu 이하에서는 거의 잠입이 이루어 지지 않았다. 따라서, 적정 살포를 위한 잠입률은 치패의 크기와 상관없이 저질종류는 모래 (75%) + 뻘 (25%), 입자크기는 1 mm 모래에서 높게 나타났다. 공기 중 노출시간은 짧을수록, 수온은 $30^{\circ}C$ 이내에서 높을수록, 염분은 20-35 psu 이내에서 높을수록 잠입률이 높은 경향을 나타내었다. 교수학습모형에 관련된 지식을 묻는 내용으로 주로 출제되었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권1호
• /
• pp.88-95
• /
• 2002

1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 보다 짧은 비트 길이의 키만으로도 다른 공개키 시스템과 동일한 수준의 안전도를 유지할 수 있다는 장점을 인해 IC 카드와 같은 메모리와 처리능력이 제한된 하드웨어에도 이식가능 하다. 또한 동일한 유한체 연산을 사용하면서도 다른 타원곡선을 선택할 수 있어서 추가적인 보안이 가능하기 때문에 고수준의 안전도를 유지하기 위한 차세대 암호 알고리즘으로 각광 받고 있다. 본 논문에서는 효율적인 타원곡선 암호시스템을 구현하는데 있어 가장 중요한 부분 중 하나인 타원곡선 상의 점을 고속으로 연산할 수 있는 전용의 기저체 연산기 구조를 제안하고 실제 구현을 통해 그 기능을 검증한다. 그리고 기저체 연산의 면밀한 분석을 통해 역원 연산기의 하드웨어 구현을 위하여 최적인 단위 연산항의 도출에 기반을 둔 효율적인 방법론을 제시하고, 이를 바탕으로 현실적인 제한 조건하에서 구현 가능한 수준의 게이트 수를 가지는 고속의 역원 연산기 구조를 제안한다. 또한, 본 논문에서는 제안된 방법론을 바탕으로 실제 구현된 설계회로가 기존 논문에서 비해 게이트 수는 약 8.8배가 증가하지만, 승법연산 속도는 약 150배, 역원연산 속도는 약 480배 정도 향상되는 우수한 연구 결과가 얻어짐을 보인다. 이것은 병렬성을 적용함으로서 당연히 얻어지는 속도면에서의 이득을 능가하는 성능으로, 본 논문에서 제안한 구조의 우수성을 입증하는 결과이다. 실제로, 승법 연산기의 속도에 관계없이 역원연산의 수행시간은 [lo $g_2$(m-1)]$\times$(clock cycle for one multiplication)으로 최적화가 되며, 제안한 구조는 임의의 유한체 $F_{2m}$에 적용가능하다. 제안한 전용의 연산기는 암호 프로세서 설계의 기초자료로 활용되거나, 타원곡선 암호 시스템 구현시 직접 co-processor 형식으로 임베드 되어 사용할 수 있을 것으로 사료된다.다.