• 디지털콘텐츠학회 논문지
• /
• 제13권1호
• /
• pp.37-41
• /
• 2012

본 논문에서는 소모 전력을 최소화하기 위한 FPGA 알고리즘을 제안하였다. 제안한 알고리즘은 FPGA를 구성하고 있는 CLB에 맞도록 회로 분할을 수행하여 매핑 가능 클러스터를 생성한다. 매핑 가능 클러스터는 글리치 제거 방법을 이용하여 소모전력을 감소시킨다. 글리치 제거는 매핑 가능 클러스터의 내부에 대해 신호의 흐름을 분석하여 글리치가 발생될 수 있는 경로에 지연 버퍼 삽입 방법을 이용하여 제거한다. 매핑 가능 클러스터에 대한 글리치를 제거한 후 전체 매핑 가능 클러스터들에 대한 신호 경로를 분석한다. 분석된 결과에 따라 매핑 가능 클러스터 사이의 글리치도 지연 버퍼 삽입 방법을 이용하여 제거한다. 실험은 [8]와 [9] 알고리즘을 대상으로 소모 전력을 비교하였다. 비교결과 [9]에 비해 전체 소모전력이 7.14% 감소되어 알고리즘의 효율성을 입증하였다.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5427-5433
• /
• 2012

본 논문에서는 자동차 변속기 오일레벨을 정확하고 손쉽게 측정할 수 있는 초음파 오일레벨 측정기를 개발하고 실험을 통하여 유용성을 보였다. 초음파 프로브 구동 펄스 생성과 오일레벨 연산을 비롯한 모든 디지털 신호 처리가 하나의 FPGA에 의해서 이루어지도록 하여 측정기의 단순화와 고성능화를 이루었고, 모든 프로그램을 FPGA 프로젝트 IDE상에서 제작하여 측정기 개발 시간을 줄일 수 있었다. 또한, 저-레벨의 초음파 에코 신호를 처리하기 위한 송수신 스위치회로, 다단 능동 필터회로 및 포락선 검출회로 등을 설계하였고, 실험을 통하여 설계된 측정기가 약 1mm 이내의 측정 정확도를 가짐을 확인하였다.

• 전력전자학회논문지
• /
• 제11권2호
• /
• pp.127-134
• /
• 2006

고성능 DSP 또는 마이크로프로세서를 통해 구현되던 벡터제어를 프로그램이 가능한 소자인 FPGA를 통해 하드웨어로 구현하였다. 이를 위해 벡터제어 알고리즘을 구성하는 제어 블록들을 VHDL을 통해 모듈화 하고, 모듈화한 벡터제어 알고리즘을 FPGA에 프로그래밍 하여 하드웨어 벡터제어기를 구현하였다. 그리고 하드웨어 벡터제어기의 성능을 검증하기 위해 영구자석 동기 전동기 구동을 위한 벡터제어 시스템을 구성하고, 소프트웨어 기반 벡터제어 시스템과 벡터제어 알고리즘 연산시간 및 성능에 대한 비교연구를 수행하였다.

• International Journal of Aeronautical and Space Sciences
• /
• 제17권4호
• /
• pp.467-475
• /
• 2016

Ultrasonic propagation imaging (UPI) has shown great potential for detection of impairments in complex structures and can be used in wide range of non-destructive evaluation and structural health monitoring applications. The software implementation of such algorithms showed a tendency in time-consumption with increment in scan area because the processor shares its resources with a number of programs running at the same time. This issue was addressed by using field programmable gate arrays (FPGA) that is a dedicated processing solution and used for high speed signal processing algorithms. For this purpose, we need an independent and flexible block of logic which can be used with continuously evolvable hardware based on FPGA. In this paper, we developed an FPGA-based ultrasonic propagation imaging system, where FPGA functions for both data acquisition system and real-time ultrasonic signal processing. The developed UPI system using FPGA board provides better cost-effectiveness and resolution than digitizers, and much faster signal processing time than CPU which was tested using basic ultrasonic propagation algorithms such as ultrasonic wave propagation imaging and multi-directional adjacent wave subtraction. Finally, a comparison of results for processing time between a CPU-based UPI system and the novel FPGA-based system were presented to justify the objective of this research.

• 한국항공우주학회지
• /
• 제38권4호
• /
• pp.389-394
• /
• 2010

본 연구에서는 과학기술위성 2호와 비교 했을 때 고속의 데이터를 처리하고 대용량의 메모리를 관리해야하는 요구사항을 만족하기 위한 과학기술위성 3호 대용량 메모리 유닛의 설계 내용에 대해서 나타내었다. 이러한 요구사항을 만족하기 위해서, 두 개의 탑재체에서 각각 최대 100Mbps로 수신되는 데이터와 32Gb의 대용량 메모리를 처리하고 관리하는 역할을 FPGA가 직접 담당 하도록 설계하였다. 사용된 FPGA는 동작 속도가 빠르고 게이트 수가 많은 SRAM 기반의 Xilinx FPGA로써 우주 환경에서의 SEU를 극복하기 위해서 TMR 기법과 스크러빙 기법을 적용하고자 한다.

• 한국컴퓨터정보학회논문지
• /
• 제7권4호
• /
• pp.115-120
• /
• 2002

본 논문은 Field Programmable Gate Array (FPGA)와 디지털 신호처리 소자를 이용한 IS-95 CDMA신호 처리기 FPGA와 고속의 ADC/DAC를 이용한 기저대역과 중간주파수(IF)의 디지털 변환기 그리고 주파수 상·하향 변환기를 구현하였다. IS-95 CDMA 채널 처리기는 짧은 PN 코드 발생기와 왈쉬 코드 발생기로 파일롯 채널의 신호를 발생시킨다. 디지털 IF는 FPGA, 디지털 송·수신 신호처리 소자와 고속의 ADC/DAC로 구성하였다. 주파수 상·하향 변환기는 필터, 믹서, 디지털 감쇠기와 PLL로 구성되어 중간주파수(IF)와 RF 주파수를 변환하였다. 이 구현된 시스템은 IS-95 CDMA 기지국 장비 등에 장착할 수 있다.

• Journal of information and communication convergence engineering
• /
• 제13권3호
• /
• pp.145-151
• /
• 2015

We describe in this paper a hardware-based improvement scheme of a real-time automatic speech recognition (ASR) system with respect to speed by designing a parallel feature extraction algorithm on a Field-Programmable Gate Array (FPGA). A computationally intensive block in the algorithm is identified implemented in hardware logic on the FPGA. One such block is mel-frequency cepstrum coefficient (MFCC) algorithm used for feature extraction process. We demonstrate that the FPGA platform may perform efficient feature extraction computation in the speech recognition system as compared to the generalpurpose CPU including the ARM processor. The Xilinx Zynq-7000 System on Chip (SoC) platform is used for the MFCC implementation. From this implementation described in this paper, we confirmed that the FPGA platform is approximately 500× faster than a sequential CPU implementation and 60× faster than a sequential ARM implementation. We thus verified that a parallelized and optimized MFCC architecture on the FPGA platform may significantly improve the execution time of an ASR system, compared to the CPU and ARM platforms.

• 한국전자통신학회논문지
• /
• 제11권5호
• /
• pp.465-472
• /
• 2016

본 논문에서는 PCB(: Printed Circuit Board) 패턴 검출을 위하여 Camera Link(Medium)을 지원하는 FPGA 기반 패턴 매칭 시스템을 구현하였다. 최근 생산되고 있는 PCB 패턴은 고집적화 시스템을 위해 점점 미세해지고 복잡해지고 있다. PCB 생산 공정의 비전 자동화를 위하여 고속 처리가 가능한 FPGA 기반 시스템을 제작하였고, 패턴 검출을 위해 사용되는 비전 라이브러리를 IP(: Intellectual property)로 구현하였다. 구현한 IP는 Camera Link IP, 패턴 매칭 IP, VGA IP, 에지 검출 IP, 메모리 IP이다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.167-174
• /
• 2012

본 논문에서는 자동차 변속기 오일레벨을 측정하기 위한 초음파 오일레벨 측정기를 설계하고 실험을 통하여 유용성을 보였다. 측정기에 필요한 모든 디지털 회로를 FPGA 프로젝트 IDE상에서 하나의 FPGA를 이용하여 설계하여 측정기의 단순화와 고성능화를 이루었고, 측정기 개발 시간을 줄일 수 있었다. 또한, 전원회로와 저전압 초음파 에코신호 처리를 위한 아날로그 회로를 설계하고 시뮬레이션을 행하였다. 실험을 통하여, 설계된 측정기가 약 1mm 이내의 정확도를 가짐을 확인하였다.

• 한국정보통신학회논문지
• /
• 제10권3호
• /
• pp.413-420
• /
• 2006

본 논문에서는 현재 900MHz 대역의 RRD에서 사용하는 ISO18000-6의 규격 중 Type-B의 전송 프로토콜과 충돌방지 알고리즘을 개선해보고자 FPGA를 이용하여 RFID 시스템을 설계 및 구현하였고 그 성능을 측정하였다 제안한 RFID 시스템에서의 충돌 방지 알고리즘을 기존의 이진 트리 알고리즘 및 bit-by-bit 알고리즘과 성능을 비교 분석하였다. 태그의 개수가 증가할수록 제안한 알고리즘이 기존 알고리즘보다 우수한 성능을 보임을 OPNET 모의실험을 통하여 검증하였다. 개선한 Type-B의 전송 프로토콜과 충돌 방지 알고리즘은 Xilinx사의 FPGA 디자인 툴인 ISE7.1i를 사용하여 설계 하였으며 Xilinx사의 FPGA 디바이스인 Spartan2칩에 구현하였다.