• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.111.3-111
• /
• 2001

Automative system and robot are operated by motor. Recently, automative system and robot need correct operation and control for precise task. Therefore they need precise motor control technology. In present, controller needs precise motor control technology in automative system and robot. Usual step motor driver that has 200 steps per revolution is not proper. So we need micro step motor driver that is more precise then usual step motor driver. In this paper, micro step motor driver is used for precise control of step motor. The goal is precise operation and location control. This micro step motor driver is A3972SB that is made in Alloegro Company. It has serial port that receives two 6-bits linear DAC value. Almost all systems generate DAC value with micro processer and ...

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.2557-2560
• /
• 2000

The protection system of the nuclear reactor and chemical reactor are representative of PPC(Plant Protection Controller). This PPC must be designed based on reliability as well as concept of safety, which is a failed system go a way of safe. PPC is consist of part of data acquisition, calculator, communication with redundancy, and a voter is important factor of reliability. Because it is serial connected. This paper presents a Design and Analysis of a Voting Mechanism considering Safety for NMR PPC Using EPLD. In the case of digital implementation a coincidence logic(voter) of PPC, it needs CPU and memory, so increase a number of units. Therefore the failure rate and cost is increased. On the contrary when it is designed EPLD or FPGA.

• 전기전자학회논문지
• /
• 제14권4호
• /
• pp.297-304
• /
• 2010

This paper presents a link layer design of DisplayPort interface with a state machine based on packet processing. The DisplayPort link layer provides isochronous video/audio transport service, link service, and device service. The merged video, audio main link, and AUX channel controller are implemented with 7,648 LUTs(Loop Up Tables), 6020 register, and 821,760 of block memory bits synthesized using a FPGA board and it operates at 203.32MHz.

• Journal of Power Electronics
• /
• 제15권4호
• /
• pp.964-973
• /
• 2015

This paper presents a simple approach for the selective harmonic elimination (SHE) of multilevel inverter based on the transistor-clamped H-bridge (TCHB) family. The SHE modulation is derived from the sinusoidal voltage-angle equal criteria corresponding to the optimized switching angles. The switching angles are computed offline by solving transcendental non-linear equations characterizing the harmonic contents using the Newton-Raphson method to produce an optimum stepped output. Simulation and experimental tests are conducted for verification of the analytical solutions. An Altera DE2 field-programmable gate array (FPGA) board is used as the digital controller device in order to verify the proposed SHE modulation in real-time applications. An analysis of the voltage total harmonic distortion (THD) has been obtained for multiple output voltage cases. In terms of the THD, the results showed that the higher the number of output levels, the lower the THD due to an increase number of harmonic orders being eliminated.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 추계학술발표대회
• /
• pp.649-651
• /
• 2012

본 논문에서는 Core-A를 이용한 실시간 영상 신호 처리 SoC 설계와 검증에 대해 기술한다. 영상 신호 처리를 위한 방식으로 SoC를 사용하였으며 영상 처리를 위한 ISP를 설계하였다. 영상 처리를 위한 마이크로프로세서는 코드밀도를 높이고 Verilog HDL을 사용하여 기술되어 여러 응용분야에서 최적화할 수 있는 국내에서 개발된 Core-A를 사용하였다. 본 논문에서 제안한 SoC는 Verilog HDL언어로 설계 되었고, 기본 SoC의 구조는 Core-A, AMBA Bus, ISP, Memory controller, Uart로 구성하였다. 구현된 SoC는 다양한 영상 신호 처리를 지원하여 향후 영상압축 인코더의 실시간 이미지 처리용 소스로 사용할 수 있고 신호 처리 알고리즘 검증용에도 유용하게 사용될 수 있을 것으로 보인다. 설계 검증을 위해 먼저 FPGA를 이용하여 검증하였으며 TSMC $0.18{\mu}m$ CMOS공정으로 합성한 결과 동작주파수는 50MHz, 전체 게이트 수 86.1k로 확인되었다.

• Journal of Power Electronics
• /
• 제16권6호
• /
• pp.2212-2220
• /
• 2016

Based on the conventional PID algorithm and the adaptive PID (AD-PID) algorithm, a separate sampling adaptive PID (SSA-PID) algorithm is proposed to improve the transient response of digitally controlled DC-DC converters. The SSA-PID algorithm, which can be divided into an oversampled adaptive P (AD-P) control and an adaptive ID (AD-ID) control, adopts a higher sampling frequency for AD-P control and a conventional sampling frequency for AD-ID control. In addition, it can also adaptively adjust the PID parameters (i.e. $K_p$, $K_i$ and $K_d$) based on the system state. Simulation results show that the proposed algorithm has better line transient and load transient responses than the conventional PID and AD-PID algorithms. Compared with the conventional PID and AD-PID algorithms, the experimental results based on a FPGA indicate that the recovery time of the SSA-PID algorithm is reduced by 80% and 67% separately, and that overshoot is decreased by 33% and 12% for a 700mA load step. Moreover, the SSA-PID algorithm can achieve zero overshoot during startup.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
• /
• pp.1285-1288
• /
• 2002

Bluetooth wireless technology is a publicly available specification proposed for Radio Frequency (RF) communication for short-range and point-to- multipoint voice and data transfer. It operates in the 2.4GHz ISM(Industrial, Scientific and Medical) band and offers the potential for low-cost, broadband wireless access for various mobile and portable devices at range of about 10 meters. In this paper, we describe the structure and the test results of the bluetooth baseband module we have developed. This module was developed based on IP reuse. So Interface of each module such as link controller UART, and audio CODEC is designed based on ARM7 comfortable processor. We also considered various interfaces of related external chips. The fully synthesizable baseband module was fabricated in a $0.25{\mu}m$ CMOS technology occupying $2.79{\times}2.8mm^2$ area including the ARM TDMI processor. And a FPGA implementation of this module is tested for file and bit-stream transfers between PCs.

• 대한의용생체공학회:의공학회지
• /
• 제25권4호
• /
• pp.269-275
• /
• 2004

인체내부의 각 조직은 서로 다른 저항률(resistivity)분포를 가지며, 조직의 생리학적, 기능적 변화에 따라 임피던스가 변화한다. 본 논문에서는 주로 기능적 영상을 위한 임피던스 단층촬영 (EIT, electrical impedance tomography) 시스템의 설계와 구현 결과를 기술한다. EIT 시스템은 인체의 표면에 부착한 전극을 통해 전류를 주입하고 이로 인해 유기되는 전압을 측정하여, 내부 임피던스의 단층영상을 복원하는 기술이다. EIT 시스템의 개발에 있어서는 영상복원의 난해함과 아울러 측정시스템의 낮은 정확도가 기술적인 문제가 되고 있다. 본 논문은 기존 EIT 시스템의 문제점을 파악하고 디지털 기술을 이용하여 보다 정확도가 높고 안정된 시스템을 설계 및 제작하였다. 크기와 주파수 및 파형의 변화 가능한 50KHz의 정현파 전류를 인체에 주입하기 위해 필요한 정밀 정전류원을 설계하여 제작한 결과, 출력 파형의 고조파 왜곡(THD, total harmonic distortion)이 0.0029%이고 진폭 안정도가 0.022%인 전류를 출력 할 수 있었다. 또한, 여러개의 정전류원을 사용함으로써 채 널간 오차를 유발하던 기존의 시스템을 변경하여, 하나의 전류원에서 만들어진 전류를 각 채널로 스위칭하여 공급함으로써 이로 인한 오차를 줄였다. 주입전류에 의해 유기된 전압의 정밀한 측정을 위해 높은 정밀도를 갖는 전압측정기가 필요하므로 차동증폭기, 고속 ADC및 FPGA(field programmable gate array)를 사용한 디지털 위상감응복조기 (phase-sensitive demodulator )를 제작하였다. 이때 병렬 처리를 가능하게 하여 모든 전극 채널에서 동시에 측정을 수행 할 수 있도록 하였으며, 제작된 전압측정기의 SNR(signal-to-noise ratio)은 90dB 이다. 이러한 EIT 시스템을 사용하여 배경의 전해질 용액에 비해 두 배의 저항률을 가지는 물체(바나나)에 대한 기초적인 영상복원 실험을 수행하였다. 본 시스템은 16채널로 제작되었으나 전체를 모듈형으로 설계하여 쉽게 채널의 수를 늘릴 수 있는 장점을 가지고 있어서 향후 64채널 이상의 디지털 EIT시스템을 제작할 계획이며, 인체 내부의 임피던스 분포를 3차원적 으로 영상화하는 연구를 수행 할 예정이다.

• 한국통신학회논문지
• /
• 제29권2A호
• /
• pp.147-156
• /
• 2004

본 논문은 CDMA2000 1X 신호 환경에서 동작하는 스마트 안테나 기지국의 각 안테나 소자에서 수신된 독립적인 신호를 이용하여 다이버시티 이득을 얻는 액세스 채널 복조기를 구현하고 구현된 복조기의 성능을 분석한다. 제안된 액세스 채널 복조기는 4개의 핑거를 지원하는 탐색기와 왈쉬 복조기 그리고 복조 제어기로 구성되고, 이들은 Alters사의 백만 게이트급 FPGA인 APEX EP20K1000EBC652와 TI사의 TMS320C6203으로 구현되었다. 제안된 액세스채널 복조기는 스마트 안테나 기지국이 최적의 웨이트 벡터를 얻을 수 없는 액세스 상태에서 데이터 복조 성능을 증가시키는 것이다. 본 논문에서는 실증시험을 통해서 위상 다이버시티 기법이 적용된 액세스채널 복조기의 성능이 기존의 액세스채널 복조기보다 우수함을 액세스 프로브 검출 확률, 액세스 실패 확률, 왈쉬 복조기에서의 $E_{b/}$ $N_{o}$ 항목에서 확인하였다.다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.24-35
• /
• 2012

본 논문에서는 광 이더넷 시스템에 대하여 상용 광 트랜시버 모듈의 사용이 가능하면서도 에너지 절감기능을 제공할 수 있도록 트래픽 예측모듈을 사용하는 동적 레인제어방식을 제안한다. 40/100Gbps급 상용 광 트랜시버는 4개 또는 10개의 광 트랜시버를 사용하는데 이들 각각은 트래픽 부하와 상관없이 항상 켜져 있어 많은 에너지를 소모한다. 이러한 에너지 소모를 감소시키기 위하여 제안된 동적 레인제어방식은 부하에 따라 일부 레인의 트랜시버를 끄고 나머지 활성화된 레인으로만 프레임을 처리하도록 한다. 이때 레인의 갯수가 변동될 때 발생할 수 있는 바이트 전송순서 어긋남을 보완하기 위하여 새로운 전송율 제어모듈을 xGMII 인터페이스 상위에 위치한 정합부계층에 설치하는 것을 제안하였다. 이것은 비활성화된 레인상으로 가상적인 바이트열을 삽입하는 기능을 수행하는 것으로써 이 바이트열들은 비활성화된 PMD에서 무시된다. 실제 이 모듈의 구현은 PHY모듈과 별개로 동작하므로 상용 PHY모듈의 사용이 가능한 장점을 제공한다. 이러한 시스템에서 변동되는 부하에 적응하여 활성화된 레인의 갯수를 결정하는 것이 중요하므로 구현관점에서 용이한 트래픽 예측기를 제시하였다. 이것은 주기적으로 샘플링된 현재의 송신버퍼크기와 지금까지 사용되었던 버퍼크기 예측값에 서로 다른 가중치를 부여하여 변화하는 트래픽에 적응하도록 한다. 이러한 시스템에 대하여 OMNET++기반의 시뮬레이터를 구현하여 적응정도와 에너지 절감효과를 분석하였다.