• 인터넷정보학회논문지
• /
• 제25권1호
• /
• pp.29-37
• /
• 2024

본 논문에서는 환자와 같은 특정 객체의 움직임을 감지하고 추적하기 위한 효율적인 영상처리 시스템을 제안한다. 이진화된 차 영상에서 객체의 윤곽선추출을 위하여 기존 알고리즘대비 대비 정밀한 감지가 가능하고 혼성모드설계에 용이한 세선화 알고리즘을 적용하여 영역을 추출한다. 연산량이 많은 이진화와 세선화 단계를 RTL(Register Transfer Level) 기반으로 설계하여 논리회로 합성을 거쳐 최적화된 하드웨어 블록으로 대체된다. 설계된 이진화 및 세선화 블록은 표준 180n CMOS 라이브러리를 이용하여 논리회로로 합성한 후 시뮬레이션을 통하여 동작을 검증하였다. 소프트웨어기반의 성능비교를 위해 32bit FPGA 임베디드시스템 환경에서 640 × 360 해상도의 샘플 영상을 적용하여 이진 및 세선화 연산에 대한 성능분석도 실시하였다. 검증결과 혼성모드 설계가 이전의 소프트웨어로만 이루어지는 처리속도에서 이진 및 세선화 단계에서 93.8% 향상될 수 있음을 확인하였다. 제안된 객체인식을 위한 혼성모드 시스템은 인공지능 네트워크가 적용되지 않는 엣지 컴퓨팅 환경에서도 환자의 움직임을 효율적으로 감시할 수 있을 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.15-26
• /
• 2005

본 논문에서는 효율적인 $GF(2^m)$ 멀티 세그먼트 곱셈 연산 구조를 제안하고 제안된 구조의 타원곡선 암호 프로세서 설계 응용을 연구한다. 제안된 멀티 세그먼트 곱셈 연산 구조는 유한체 크기 m에 비하여 아주 작은 워드 조합 곱셈기를 이용하여 부분곱을 계산하고 거의 모든 내부 버스는 워드 크기이며 m 비트 멀티플렉서와 m 비트 레지스터를 하나만 사용한다. 따라서 조합 곱셈기의 워드 크기 w를 줄이고 세그먼트 수 k를 크게 하여 전체 데이터패스 자원 사용량이 최소화할 수 있다. 제안된 곱셈기는 디지트 시리얼 곱셈기로 구현된 ECC 프로세서와 비교할 때 이론적으로 자원 효율성이 우수하다 암호 프로세서의 자원 사용량은 구현에 필요한 기본 하드웨어 요소 수뿐만 아니라 구성 요소들의 배치와 연결 상태에도 의존한다. 제안된 프로세서의 실질적인 자원사용량을 디지트 시리얼 곱셈기 기반 암호 프로세서와 비교하기 위하여 두 종류의 프로세서를 FPGA 상에 구현하였다. 실험 결과로 제안된 멀티 세그먼트 곱셈기 기반 EU 프로세서는 유사한 성능을 가지는 디지트 시리얼 곱셈기 기반 EU 프로세서보다 자원 사용면에서 2배 정도 우수함을 보였다.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.37-47
• /
• 2011

그래픽 프로세서의 발달로 실사 수준의 고품질 컴퓨터 그래픽은 여러 분야에 다양한 용도로 사용되고 있으며, 그래픽 프로세서의 핵심 중 하나인 셰이더 프로세서는 프로그램 가능한 통합 셰이더로 발전하였다. 그러나 현재의 상용 그래픽 프로세서들은 특정한 알고리즘에 최적화되어 있어 다양한 알고리즘의 개발을 위해서는 독립적인 셰이더 프로세서가 필요하다. 본 논문에서는 프로그래머블 통합 셰이더 프로세서에서 DirectX 셰이더 어셈블리 명령어를 수행할 수 있는 고성능 3차원 컴퓨터 그래픽 영상을 지원하기 위한 제어 유닛을 설계하고 구현하였다. 설계한 제어 유닛은 기능적 레벨에서 시뮬레이션을 통하여 그 성능을 검증 하였으며, FPGA Virtex-4에 구현하여 하드웨어 리소스 사용율을 확인하고 ASIC 라이브러리를 적용하여 동작속도를 확인 하였다. 또한 비슷한 기능을 하는 셰이더 프로세서에 비해 약 1.5배 정도 많은 수의 명령어를 지원하며, 사용하는 연산 유닛 수에 비해 전체적인 성능은 약 3.1GFLOPS 향상된 결과를 보였다.

• 한국항행학회논문지
• /
• 제25권5호
• /
• pp.426-432
• /
• 2021

CW (continuous wave) 도플러 레이다는 카메라와 달리 사생활 침해 문제를 해결할 수 있고, 비접촉 방식으로 신호를 얻을 수 있다는 장점이 있다. 따라서, 본 논문에서는 CW 도플러 레이다를 이용한 사람 행동 인식 시스템을 제안하고, 가속을 위한 하드웨어 설계 및 구현 결과를 제시한다. CW 도플러 레이다는 사람의 연속된 동작에 대한 신호를 측정한다. 이에, 동작 분류를 위한 단일 스펙트로그램을 얻기 위해 운동 동작의 횟수를 세는 기법을 제안하였다. 또한, 연산의 복잡도와 메모리 사용량을 최소화하기 위해 동작 분류에 BNN (binarized neural network)을 사용하였고, 검증 결과 94%의 정확도를 보임을 확인하였다. BNN의 복잡한 연산을 가속하기 위해 FPGA를 이용하여 BNN 가속기가 설계 및 구현되었다. 제안된 사람 행동 인식 시스템은 logic 7,673개, register 12,105개, combinational ALUT (adaptive look up table) 10,211개, block memory 18.7 Kb를 사용하여 구현되었으며, 성능 평가 결과 소프트웨어 구현 대비 연산 속도가 99.97% 향상되었다.

• 한국정보전자통신기술학회논문지
• /
• 제10권4호
• /
• pp.304-310
• /
• 2017

본 논문은 자율주행자동차가 곡선 주행 차로를 따라 주행 경로를 인지하고 경로 제어가 가능하도록 하기 위한 IPM 기반의 차선 검출기 구조에 대해 제안하고 RTL (Register Transfer Level) 기반의 회로 구현 결과에 대해 설명한다. 제안한 회로 구조는 곡률이 심한 차선에 대해 높은 정확도를 보장하기 위해 역투영 정합 영상을 Near/Far 영역으로 구분하여 허프 변환과 차선의 후보 영역 검출 연산을 적용한다. 자율주행자동차의 경우 다양한 알고리즘을 탑재해야 하므로 임베디드 시스템에서 차선 인식기의 시스템 자원 사용량을 줄이기 위해 차선 인식에 사용하는 영상 데이터 및 각종 파라미터 데이터에 대해 메모리 접근 회수를 최소화하는 방법을 제안하였다. 제안한 회로는 Xilinx Zynq XC7Z020에서 LUT 16%, FF 5.9%, BRAM 29%의 FPGA 자원 점유율을 보였으며 100MHz 클럭에서 Full-HD ($1920{\times}1080$) 영상을 초당 42장 처리 가능한 성능을 갖고 약 96% 차선 인식률을 보인다.

• 융합보안논문지
• /
• 제12권4호
• /
• pp.17-23
• /
• 2012

최근 스마트폰 및 태블릿 PC를 이용한 무선통신 사용자가 점차 늘면서 암호 알고리즘, 특히 스트림 암호 연구가 활발히 진행되고 있다. 스트림 암호 방식에서 필요한 난수발생기는 하드웨어 구현이 쉬운 LFSR 구조가 주로 사용된다. 그러나 기존의 다중 비트 출력의 LFSR 기반 난수 발생기는 회로가 복잡해지고 출력간의 상관관계가 크다. Leap-ahead 구조를 갖는 LFSR은 이를 해결하기 위해 제안되었으나, 레지스터의 수와 출력비트에 따라 생성되는 난수의 수가 급격히 적어지는 단점을 갖는다. 본 논문은 기존 Leap-ahead 구조에 세그먼테이션 기법을 적용하여 회로 크기의 증가 없이 생성되는 난수의 수를 높일 수 있는 새로운 구조를 제안한다. 제안된 구조는 VHDL을 통하여 회로로 합성된 후, Xilinx사의 Xilinx ISE 10.1의 Virtex 4, XC4VLX15에서 동작을 검증하였다. 실험 결과 제안된 구조는 기존 Multi-LFSR 구조에 비해 20%이내의 회로 크기로 Leap-Ahead 구조에 비해 최소 40% 생성되는 난수의 수를 증가시켰다.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.387-393
• /
• 2008

본 논문에서는 TDD HSDPA(Time Division Duplex High Speed Downlink Packet Access)와 WiBro(Wireless Broadband Portable Internet) 와 같은 이동통신 규격을 지원하는 SDR(Software Defined Radio) 단말 모뎀 플랫폼을 제안한다. 제안하는 SDR 플랫폼은 DSP, FPGA, 마이크로프로세서 등 프로그래밍 가능한 소자들을 채용하여 HSDPA와 WiBro와 같은 기능을 담당하는 프로그램 등이 하드웨어 플랫폼 상에 다운로드 가능하도록 하였다. 제안하는 플랫폼은 이동통신네트워크의 멀티모드 단말시스템을 위한 물리계층 규격의 기능검증 등에 사용될 수 있다. 본 논문은 먼저 HSDPA와 WiBro 시스템의 물리계층 수신구조를 설명하고, 제안하는 SDR 플랫폼의 하드웨어 구현 방법과 각 모드에 요구되는 기능과 구현한 하드웨어 플랫폼 상에서의 최적화된 신호 흐름의 설계방법을 제시한다. 마지막으로 테스트신호를 이용한 루프백(loopback) 테스트를 통하여 제안한 SDR 플랫폼 상에 동작하는 각 모드 별 링크 성능을 보여준다. 제시된 실험 성능은 컴퓨터 시뮬레이션 성능과 비교하였다.

• 대한전자공학회논문지SP
• /
• 제45권2호
• /
• pp.74-80
• /
• 2008

시공필터는 공간필터로는 제거할 수 없는 동영상의 노이즈를 제거하지만 알고리듬이 매우 복잡하여 하드웨어로 구현하기에 부적절하다. 본 논문에서는 적응 평균필터 알고리듬을 바탕으로 최대 세 장의 프레임을 사용하는 실시간 시공 노이즈 제거 시스템을 구현한다. 기존의 알고리듬에서 하드웨어로 구현하기에 부적절한 요소들을 수정하였다. 동작 속도를 높이기 위해서 노이즈 추정과 필터링이 병렬적으로 수행되도록 이전 프레임에서 추정된 노이즈를 현재 프레임 필터링에 이용하게 하였다. 또한 필터링 윈도우의 형태를 변형하여 시스템의 동기화를 용이하게 하였다. 제안하는 구조는 Virtex 4 XC4VLX60 상에 구현하였고 총 66%의 슬라이스를 사용하고 최대 80MHz의 속도로 동작하였다.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.227-237
• /
• 2016

A novel digital current control strategy for digitally controlled DC-DC switching converters, referred to as Adjacent Cycle Sampling (ACS), is proposed in this paper. For the ACS current control strategy, the available time interval from sampling the current to updating the duty ratio, is approximately one switching cycle. In addition, it is independent of the duty ratio. As a result, the contradiction between the processing speed of the hardware and the transient response speed can be effectively relaxed by using the ACS current control strategy. For digitally controlled buck DC-DC switching converters with trailing-edge modulation, digital current control algorithms with the ACS control strategy are derived for three different control objectives. These objectives are the valley, average, and peak inductor currents. In addition, the sub-harmonic oscillations of the above current control algorithms are analyzed and eliminated by using the digital slope compensation (DSC) method. Experimental results based on a FPGA are given, which verify the theoretical analysis results very well. It can be concluded that the ACS control has a faster transient response speed than the time delay control, and that its requirements for hardware processing speed can be reduced when compared with the deadbeat control. Therefore, it promises to be one of the key technologies for high-frequency DC-DC switching converters.

• 한국지능시스템학회논문지
• /
• 제20권4호
• /
• pp.580-585
• /
• 2010

본 논문은 SOPC 기반 NIOS II 임베디드 프로세서와 C2H를 이용하여 무인 자동 객체 추적 시스템을 구현하였다. 단일PTZ 카메라를 이용한 디지털/아날로그 신호의 입출력, 이미지 프로세싱, 시리얼 통신 그리고 네트워크 통신의 제어를 C2H에 의한 IP 구성과 SOPC 기반 NIOS II 임베디드 프로세서에서 각각의 IP를 효과적으로 제어함으로써 다양한 모니터링 정보를 네트워크로 제공할 수 있는 시스템을 설계, 구현 하였다. SOPC 기반 NIOS II 임베디드 프로세서의 유연성과 고급 알고리듬의 복잡성을 소프트웨어 프로그래밍 언어의 C와 하드웨어 프로그래밍 언어로 유동적으로 컴파일하여 IP화 할 수 있는 특성을 적용함으로서 실시간적으로 무인 객체 추적할 수 있는 시스템의 성능을 향상 시킬 수 있었다.