• 비파괴검사학회지
• /
• 제13권2호
• /
• pp.20-30
• /
• 1993

CW레이저, 비디오장치, 화상처리장치를 이용한 ESPI를 고온에서 자유 열팽창하는 열팽창계수 측정에 적용하였다. ESPI는 이미 선정된 방향의 면내 변위분포를 나타내 준다. ESPI는 간섭 줄무늬를 실시간으로 나타내 주며 면에 비접촉이고 표면의 준비가 필요 없다는 장점이 있다. ESPI를 고온에 적용함에 있어서 줄무늬의 가시도를 저하시키는 여러 가지 문제점에 당면하게 된다. 고온 물체 주위의 뜨거운 공기로 인한 요란의 문제는 진공용기를 사용함으로 해결될 수 있을 것이다. 물체의 배경방사는 간섭 필터에 의해 매우 감소되었다. 물체의 표면 산화의 문제는 해결될 수 없었다. Human-Error를 방지하기 위해 FFT에 의해 계산된 간섭 줄무늬 간격은 $800^{\circ}C$까지 관찰되었다. ESPI에 의해 측정된 결과는 $800^{\circ}C$까지 이미 발표된 데이타와 거의 일치했다.

• 한국통신학회논문지
• /
• 제34권8A호
• /
• pp.583-591
• /
• 2009

높은 PAPR을 갖는 직교 주파수 분할 다중 접속 신호는 비선형 왜곡을 발생시키거나, 송신기의 전력 증폭기의 효율을 나쁘게 한다. 그래서 비선형 왜곡을 줄이기 위한 상호 변조 왜곡 저감 기법이 제안되었다. IMD 저감 기법은 비선형 왜곡에 대하여 PAPR 저감 기법보다 비트 오차율 작게 한다. 하지만 IMD 저감 기법의 결정 기준은 주파수 영역에서 이루어지기 때문에 송신기에 FFT가 추가되어 시스템 복잡도가 증가하고, IMD 연산의 복잡한 계산 과정과, 이에 따른 처리시간이 증가하는 문제가 있다. 그러므로 본 논문에서는 이러한 기존의 IMD 저감 기법의 복잡도와 계산량 저감하기 위한 새로운 방식의 IMD 저감 방식을 제안한다. 또한 본 논문에서는 제안된 방식을 PTS 방식의 OFDM 통신 시스템에 적용하여 기존의 기법과 복잡도와 계산량을 비교한다. 제안된 기법은 PAPR처럼 시간영역에서 IMD의 전력량을 계산하므로 송신기에서 시스템의 복잡도와 계산량을 크게 줄일 수 있다. 또한 새로운 기법은 기존 방식과 BER 성능 면에서 차이를 보이지 않는다.

• 한국전자파학회논문지
• /
• 제18권10호
• /
• pp.1172-1180
• /
• 2007

Orthogonal Frequency Division Multiplexing(OFDM) 시스템은 주파수 선택적 페이딩에 강하고 높은 대역 효율을 갖는 통신 시스템이다. OFDM 신호는 높은 PAPR로 인하여 비선형 증폭기에서 왜곡이 생긴다. 그래서 비선형 왜곡 성분인 IMD(Inter-Modulation Distortion)를 저감하는 것이 중요하다. IMD 저감 방식은 비선형 왜곡에 대하여 PAPR(Peak-To-Average Power Ratio) 저감 방식보다 BER 성능을 좋게할 수 있지만, 송신기에 FFT(Fast Fourier Transform)가 추가되어 시스템 복잡도를 증가시킨다. 본 논문에서는 IMD 저감 방식을 기반으로 하는 OFDM 통신 시스템의 BER 분석과 복잡도를 저감하기 위한 연구를 하였다. SPW(Sub-Block Phase Weighting)을 적용한 IMD 저감 방식에서 계산량 감소를 위한 새로운 방식을 제안하고 기존의 방식과 계산 복잡도를 비교한다. SPW 방식은 입력 데이터를 여러 개의 서브 블록으로 나누고 위상 회전 벡터를 곱해줌으로써 PAPR을 감소하거나 IMD를 저감한다. 제안된 방식은 BER 성능 면에서 기존 방식과 비슷하지만, PAPR처럼 시간 영역에서 IMD의 전력량을 계산하므로 시스템의 계산 복잡도와 시스템 크기를 줄일 수 있는 장점이 있다.

• 한국통신학회논문지
• /
• 제32권9A호
• /
• pp.931-939
• /
• 2007

본 논문은 SMDL (Sogang Machine Description Language)을 이용한 DSP 프로세서용 인스트럭션 셋 시뮬레이터 자동 생성기 시스템의 설계에 관해 기술한다. SMDL은 DSP 어플리케이션에 최적화된 아키텍처를 포함한 임베디드 코어의 효율적 기술을 위한 머신 기술 언어로서, 구현된 인스트럭션 셋 시뮬레이터 자동 생성 시스템은 타겟 ASIP의 SMDL 기술을 입력으로 하여 인스트럭션들의 파이프라인 스테이지 별 행위 정보를 분석한 후 cycle-accurate 인스트럭션 셋 시뮬레이터를 C++ 파일로 자동 생성한다. 구현된 자동 생성 시스템의 검증을 위해 ARM9E-S, ADSP-TS20x와 TMS320C2x 아키텍처들을 SMDL로 기술하여 시뮬레이터들을 자동 생성하였으며, 생성된 시뮬레이터들을 이용하여 $4{\times}4$ 매트릭스 곱셈, 16비트 IIR 필터, 32비트 곱셈, 그리고 FFT에 연산에 대한 시뮬레이션을 수행하였다. 결과 생성된 시뮬레이터의 정확한 동작을 확인하였다.

• 한국농업기계학회:학술대회논문집
• /
• 한국농업기계학회 2017년도 춘계공동학술대회
• /
• pp.161-161
• /
• 2017

스마트 시설환경의 제어 요소는 난방기, 창 개폐, 수분/양액 밸브 개폐, 환풍기, 제습기 등 직접적으로 시설환경의 조절에 관여하는 인자와 정보 교환을 위한 통신, 사용자 인터페이스 등 간접적으로 제어에 관련된 요소들이 복합적으로 존재한다. PID 제어와 같이 하는 수학적 논리를 바탕으로 한 제어와 전문 관리자의 지식을 기반으로 한 비선형 학습 모델에 의한 제어 등이 공존할 수 있다. 이러한 다양한 요소들을 복합적으로 연동시키기 위해선 기존의 시퀀스 기반 제어 방식에는 한계가 있을 수 있다. 관행의 방식과 같이 시계열 상에서 획득한 충분한 데이터를 이용하여 제어의 양과 시점을 결정하는 방식은 예외 상황에 충분히 대처하기 어려운 단점이 있을 수 있다. 이러한 예외 상황은 자연적인 조건의 변화에 따라 불가피하게 발생하는 경우와 시스템의 오류에 기인하는 경우로 나뉠 수 있다. 본 연구에서는 실시간으로 변하는 시설환경 내의 다양한 환경요소를 실시간으로 분석하고 상응하는 제어를 수행하여 수학적이며 예측 가능한 논리에 의해 준비된 제어시스템을 보완할 방법을 연구하였다. 과거의 고성능 컴퓨팅(HPC; High Performance Computing)은 다수의 컴퓨터를 고속 네트워크로 연동하여 집적적으로 연산능력을 향상시킨 기술로 비용과 규모의 측면에서 많은 투자를 필요로 하는 첨단 고급 기술이었다. 핸드폰과 모바일 장비의 발달로 인해 소형 마이크로프로세서가 발달하여 근래 2 Ghz의 클럭 속도에 이르는 어플리케이션 프로세서(AP: Application Processor)가 등장하기도 하였다. 상대적으로 낮은 성능에도 불구하고 저전력 소모와 플랫폼의 소형화를 장점으로 한 AP를 시설환경의 실시간 제어에 응용하기 위한 방안을 연구하였다. CPU의 클럭, 메모리의 양, 코어의 수량을 다음과 같이 달리한 3가지 시스템을 비교하여 AP를 이용한 마이크로 클러스터링 기술의 성능을 비교하였다.1) 1.5 Ghz, 8 Processors, 32 Cores, 1GByte/Processor, 32Bit Linux(ARMv71). 2) 2.0 Ghz, 4 Processors, 32 Cores, 2GByte/Processor, 32Bit Linux(ARMv71). 3) 1.5 Ghz, 8 Processors, 32 Cores, 2GByte/Processor, 64Bit Linux(Arch64). 병렬 컴퓨팅을 위한 개발 라이브러리로 MPICH(www.mpich.org)와 Open-MP(www.openmp.org)를 이용하였다. 2,500,000,000에 이르는 정수 중 소수를 구하는 연산에 소요된 시간은 1)17초, 2)13초, 3)3초 이었으며, $12800{\times}12800$ 크기의 행렬에 대한 2차원 FFT 연산 소요시간은 각각 1)10초, 2)8초, 3)2초 이었다. 3번 경우는 클럭속도가 3Gh에 이르는 상용 데스크탑의 연산 속도보다 빠르다고 평가할 수 있다. 라이브러리의 따른 결과는 근사적으로 동일하였다. 선행 연구에서 획득한 3차원 계측 데이터를 1초 단위로 3차원 선형 보간법을 수행한 경우 코어의 수를 4개 이하로 한 경우 근소한 차이로 동일한 결과를 보였으나, 코어의 수를 8개 이상으로 한 경우 앞선 결과와 유사한 경향을 보였다. 현장 보급 가능성, 구축비용 및 전력 소모 등을 종합적으로 고려한 AP 활용 마이크로 클러스터링 기술을 지속적으로 연구할 것이다.

• International Journal of Control, Automation, and Systems
• /
• 제4권6호
• /
• pp.763-768
• /
• 2006

The two-for-one(TFO) twister is precision machinery that twists fibers rapidly under constant tension. Since the quality of the twisted yarn is directly deteriorated by faults of the twister, such as the distortion of the spinning axis, bearing abrasion, and tension irregularity, it is important to detect faults of the TFO twister at an early stage. In this research, a new algorithm is proposed to detect faults of the TFO twister and their causes, by measuring the vibrations of the TFO twister and obtaining frequency components with a FFT algorithm. The TFO twister with faults showed increased vibrations and each fault generated vibrations at different frequencies. By analyzing changes of characteristics of vibrations, we can determine faulty twisters. The proposed fault detection algorithm can be implemented cheaply with a signal processor chip. It can be used to find when to repair a faulty TFO twister without much loss of yam on-line.

• Journal of the Optical Society of Korea
• /
• 제19권4호
• /
• pp.334-339
• /
• 2015

Terabit-per-second (Tb/s) transmission capacity for the next generation of long-haul communication networks can be achieved using multicarrier optical super-channel technology. In an elastic orthogonal frequency division multiplexing (OFDM) super-channel transmission system, demultiplexing a portion of an entire spectrum in the form of a subband with minimum power is critically required. A major obstacle to achieving this goal is the analog-to-digital converter (ADC), which is power-hungry and extremely expensive. Without a proper ADC that can work with low power, it is unrealistic to design a 100G coherent receiver suitable for a commercially deployable optical network. Discrete Fourier transform (DFT) is often seen as a primary technique for understanding partial demultiplexing, which can be attained either optically or electronically. If fairly comparable performance can be achieved with an all-optical DFT circuit, then a solution independent of data rate and modulation format can be obtained. In this paper, we investigate two distinct OFDM super-channel receiver models, based on electronic and all-optical DFT-technologies, for partial carrier demultiplexing in a multi-Tb/s transmission system. The performance comparison of the receivers is discussed in terms of bit-error-rate (BER) performance.

• 한국컴퓨터정보학회논문지
• /
• 제11권2호
• /
• pp.35-42
• /
• 2006

본 논문에서는 Parsec을 이용하여 병렬디지털신호처리용 분산공유메모리 다중처리시스템의 성능 분석을 위한 시뮬레이터를 구현한다. 이 시뮬레이터의 특징은 TMS320C6701 DSP 칩의 DMA 기능과 빠른 접근시간을 가진 지역메모리를 사용하는 시스템의 시뮬레이션에 적합하다는 것이다. 또한 시스템의 성능 매개변수 수정과 하드웨어 구성요소들에 대한 재구성이 쉽기 때문에 다양한 실행 환경에서 시스템의 성능을 분석할 수 있다. 시뮬레이션에서는 DSP 알고리즘에서 널리 사용하는 FET, 2D FET, Matrix Multiplication, Fir Filter를 사용하여 프로세서의 수 데이터 크기, 하드웨어 요소의 변화에 따른 실행 시간을 측정한다. 그리고 그 결과를 비교함으로써 본 논문에서 구현한 시뮬레이터의 성능을 검증한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (상)
• /
• pp.453-456
• /
• 2001

21세기에 새로운 분야로 대두되고 있는 가상현실은 많은 사람들의 흥미를 끌고 있다. 상상 속에서나 가능하던 일들을 현실감과 입체감을 통해 실제처럼 느낄 수 있게 해준다는 것이 가상현실의 가장 큰 매력일 것이다. 가상현실을 요하는 멀티미디어 기기들의 활발한 시장진출로 3D 효과를 가진 오디오/비디오의 하드웨어 구현이 불가피하다. 본 연구에서는 휴대용 기기들에서 실시간 3D 입체음향 효과를 얻을 수 있도록 하드웨어를 구성하였다. 기존의 입체음향 기술에서 사용되는 콘볼루션 방법은 계산량이 많기 때문에 실시간 구현이 어렵다. 그러나 제안된 방식은 FFT를 사용하여 주파수 영역에서 처리함으로써 계산량을 줄여 하나의 프로세서로도 실시간 처리가 가능하도록 하였다. 저가/저전력/소형화조건을 요구하는 휴대용 기기에서 3D 입체 음향 효과를 얻을 수 있는 것이다. DSP는 TI(Texas Instruments)사의 16비트 고정소수점(fixed-point) 프로세서인 TMS320C5416을 사용한다. 구현된 3D 입체음향 칩은 입체음향을 필요로 하는 휴대용 MP3 Player, 가전용 오디오/비디오 등에 응용될 수 있다.

• 한국정보통신학회논문지
• /
• 제26권11호
• /
• pp.1713-1719
• /
• 2022

처리지연이 적은 노이즈 캔슬러일수록 샘플링 주파수를 높일 수 있으므로 더 좋은 품질의 출력 신호를 얻을 수 있다. 단일 버퍼를 사용할 경우 프로세서가 입력된 데이터를 처리하는 동안 새로운 데이터를 버퍼에 쓰기가 불가능하므로 처리지연이 발생한다. 이러한 처리지연은 안티-노이즈와 출력 신호를 합성시킬 때 위상을 일치시키기 위한 추가적인 버퍼링 오버헤드를 발생시킨다. 본 논문에서는 대칭적 Even-Odd-buffer 구조를 사용하여 읽기와 쓰기 작업을 번갈아 가며 수행함으로써 처리지연을 최소화하고 처리속도를 높일 수 있는 가속기의 구조를 제안한다. 또한, Fast Fourier Transform 기반 노이즈 캔슬링과 적응 Least Mean Square 알고리즘을 사용한 노이즈 캔슬링의 구조적 차이를 비교한다. 그 결과로 대칭적 Even-Odd-buffer를 사용하였을 때 단일 버퍼 대비 처리지연이 29.2% 줄어들었다. 제안하는 대칭적 Even-Odd-buffer 구조는 다양한 노이즈 캔슬링 알고리즘에 적용될 수 있다는 장점이 있다.