• 전자공학회논문지S
• /
• 제34S권2호
• /
• pp.1-10
• /
• 1997

In this paper, an improved lower bound on the burst-error correcting capability of th ecyclic product code is presented and through the analysis of this new bound clustered cyclic product (CCP abbr.)code is proposed. The CCP code, to improve the burst-error correcting capability, combines the idea of clustering and the transmission method of cyclic product code. That is, a cluster which is defined in this paper as a group of consecutive code symbols is employed as a new transmission unit to the code array transmission of cyclic product code. the burst-error correcting capability of the CCP code is improved without a loss in the random-error correcting capability and performance comparison in the digital video camera records (DVCR) system shows the superiority of the proposed CCP code over conventional product codes.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.907-916
• /
• 2019

본 논문은 CNOT 게이트만을 사용해 모든 다중비트플립 오류들로부터 표적큐비트를 완벽하게 보호할 수 있는 새로운 5-큐비트 다중비트플립코드를 제안하였다. 제안한 다중비트플립코드는 기존의 단일비트플립코드에서와 같이 근원오류부에 Hadamard 게이트 쌍들을 임베딩 할 경우에 쉽게 다중위상플립코드로 확장될 수 있다. 본 논문의 다중비트플립코드와 다중위상플립코드는 4 개 보조큐비트들에 의한 상태벡터 오류정보를 공유한다. 이 4-큐비트 상태벡터들은 Pauli X와 Z 정정이 수반되는 모든 다중플립오류들이 특정 근원오류를 공통으로 포함하는 특성을 반영한다. 이 특성을 이용해 본 논문은 Pauli X와 Z 근원오류의 검출과 정정을 단 3개의 CNOT 게이트로 배치 처리함으로써 다중플립 오류정정을 위한 QECC 설계에도 불구하고 저비용 실현이 가능함을 보였다. 본 논문이 제안한 5-큐비트 다중비트플립코드와 다중위상플립코드는 100% 오류정정율과 50% 오류판별율 특성을 보였다. 이 논문에 제시된 모든 QECC는 QCAD 시뮬레이터를 사용해 검증되었다.

• 한국정보통신학회논문지
• /
• 제21권3호
• /
• pp.601-606
• /
• 2017

고성능 디지털 회로 개발과 구현에 사용되는 SRAM 기반 FPGA(Field Programmable Gate Array)는 configuration memory가 SRAM으로 구현되었기 때문에 configuration memory에 소프트 에러가 발생하는 경우 오동작하게 된다. Xilinx사의 FPGA는 configuration memory 영역에 추가된 ECC(Error Correction Code)와 CRC(Cyclic Redundancy Code) 그리고 이들을 활용하는 SEM(Soft Error Mitigation) Controller를 이용하여 이러한 소프트 에러의 영향을 줄일 수 있다. 본 연구에서는 SRAM 기반 FPGA에서 SEM Controller에 의해 configuration memory 영역이 소프트 에러로부터 보호될 때 FPGA의 신뢰도를 가용성 관점에서 해석하고 그 효과를 분석하였다. 이를 위해 FPGA 계열별 SEM Controller의 소프트 에러 정정 성능에 따른 가용성 함수를 유도하고 FPGA 계열별 사례를 적용하여 비교하였다. 연구 결과는 SRAM 기반 FPGA의 선정 및 가용성 예측에 활용될 수 있을 것으로 기대된다.

• 한국정밀공학회지
• /
• 제15권1호
• /
• pp.69-77
• /
• 1998

Linear displacement accuracy is one of the most important factors that determine machine tool accuracy The laser interferometer has been usually recommended for the measurement of linear displacement accuracy. In this paper, microcomputer aided measurement and compensation system has been developed for the pitch error in a CNC machine tool. For accurate pitch error calculation. the analysis code for the pitch error has been also implemented according to the international standards (ISO). The PC based automatic compensation system for the pitch error is also implemented. A new algorithm for calculating optimum value for pitch error compensation is proposed, minimizing the deviation at each target points. The development system has been applied to a practical CNC maching center and the performance has been demonstrated.

• 한국지능시스템학회논문지
• /
• 제18권5호
• /
• pp.611-616
• /
• 2008

Error correcting codes는 일반적으로 soft error를 막기 위해서 사용된다. single error의 수정과 double error의 검출(SEC-DED) 코드들은 이런 목적으로 사용된다. 본 논문에서는 이러한 회로의 크기, 지연시간, 전력 소비를 선택적으로 최소로 하는 SEC-DED의 설계방법을 제안한다. 이러한 SEC-DED의 설계는 비선형 최적화 문제로 포함되는데 우리는 다목적 유전자 알고리즘을 이용하여 이 문제를 해결한다. 제안하는 방법은 여러 가지 SEC-DED code들을 제공하여 사용자의 환경에 따라 알맞은 회로를 선택할 수 있도록 한다. 제안하는 방법을 효율적인 ECC코드로 알려져 있는 odd-column weight Hsiao code에 적용하여 그 효율성을 입증하였다.

• ETRI Journal
• /
• 제30권6호
• /
• pp.799-806
• /
• 2008

In this paper, a new design for an error correcting code (ECC) is proposed. The design is aimed to build an ECC circuitry with minimal power consumption. The genetic algorithm equipped with the symbiotic mechanism is used to design a power-efficient ECC which provides single-error correction and double-error detection (SEC-DED). We formulate the selection of the parity check matrix into a collection of individual and specialized optimization problems and propose a symbiotic evolution method to search for an ECC with minimal power consumption. Finally, we conduct simulations to demonstrate the effectiveness of the proposed method.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 D
• /
• pp.2496-2498
• /
• 2001

광 디스크 channel상에서 RSPC의 error correction capability를 확률적인 계산 방법으로 계산하는 데는 많은 어려움이 있다. 그 이유는 바로 광 디스크 channel이 burst error channel이기 때문인데, 이 burst error를 어떻게 다루는 가에 따라 그 error correction capability는 사뭇 달라진다. 이 논문에서는 Sony의 dust error distribution[1] 아래에서 4-state Morkov Chain[2]로 modeling하고 그 결과를 가지고 burst error를 channel의 특성과 ECC format의 특성에 맞게 제어할 수 있는 확률적인 계산방법을 소개하고 그것을 simulation하고자 한다.

• 한국산업정보학회논문지
• /
• 제22권3호
• /
• pp.19-26
• /
• 2017

본 논문에서는 차세대 무선통신 시스템기술에 적용 가능한 선형에러정정(Linear Error Correction Code)코드를 고성능 모바일 전송률 향상을 위하여 제한적인 시스템의 전제하에 성능 비교 및 전송에 따른 실제적 확인으로 구성하였다. 디지털 통신 및 방송기술의 물리계층에서 사용되고 있는 리드-솔로먼(Reed-Solomon) 코드와 선형에러코드(LDPC)코드에서 전송율이 중요한 이슈로 부각되고 있기 때문이다. 그러므로 본고에서는 디지털 통신과 방송에서의 모바일 방송 DVB(Digital Video Broadcasting) 시스템과 휴대이동방송에 적용된 리드-솔로먼코드와 선형에러코드의 성능을 시뮬레이션하여 고성능 모바일 전송률 성능 향상에 대하여 분석하였다. 이때 기존 리드-솔로먼코드를 대체한 선형에러코드의 전송효율 및 성능에 대한 기술적 부분을 효율관점에서 검증하였다.

• 한국정보통신학회논문지
• /
• 제19권10호
• /
• pp.2247-2255
• /
• 2015

극 천해 음향 통신 채널에서 수중 음향 통신 신호는 시변 다중 경로에 의해 주파수 선택적인 페이딩 신호로 관측된다. 이러한 특성으로 시간 및 주파수에 따라 심벌간의 간섭이 변화하고 수중 통신 시스템의 성능이 저하된다. 오류 정정 코드의 성능이 어떻게 극 천해 다중경로 페이딩의 통계적 특성과 관계되는지에 대한 연구는 전무하다. 본 연구에서는 다중경로 채널의 특성을 해석하고 2가지 전방 오류 정정 코드를 적용하여 극 천해 다중 경로 채널에서 이들의 성능을 비교하였다. 컨벌류션 코드와 Reed-Solomon 코드를 적용한 해상 실험 결과는 Reed-Solomon 코드가 주파수 선택적인 페이딩 채널에서 컨벌류션 코드 보다 우수함을 보였다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제4권2호
• /
• pp.369-378
• /
• 2014

The Reed-Muller code is one of the efficient algorithms for multiple bit error correction, however, its high-computation requirement inherent in the decoding process prohibits its use in practical applications. To solve this problem, this paper proposes a graphics processing unit (GPU)-based parallel error control approach using Reed-Muller R(r, m) coding for real-time wireless communication systems. GPU offers a high-throughput parallel computing platform that can achieve the desired high-performance decoding by exploiting massive parallelism inherent in the algorithm. In addition, we compare the performance of the GPU-based approach with the equivalent sequential approach that runs on the traditional CPU. The experimental results indicate that the proposed GPU-based approach exceedingly outperforms the sequential approach in terms of execution time, yielding over 70× speedup.