• 제목/요약/키워드: Emulator

검색결과 258건 처리시간 0.028초

입학 정보 서비스 챗봇 설계 및 구현 (A Design and Implementation of the Admission Information Service Chatbot)

  • 이원주;이기원;이민철;이진호;허민호
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2022년도 제66차 하계학술대회논문집 30권2호
    • /
    • pp.235-236
    • /
    • 2022
  • 본 논문에서는 입학 정보 서비스를 제공하는 챗봇을 설계하고 구현한다. 이 챗봇은 Microsoft Azure와 네이버 LINE 채널에서 인하공업전문대학 입학 정보 안내기능을 제공한다. 사용자의 입력을 통한 입학처 챗봇의 대답으로 입학처 정보에 접근 할 수 있다. 사용자가 입력한 데이터는 데이터베이스에서 가공되어 사용자가 접근한 입학 정보를 얻어 낼 수 있어 이를 통한 전형 선호도의 추세와 사용자가 원하는 전형별 정보가 무엇인지 알 수 있으므로 입학처가 추후 나아가야 할 방향을 알 수 있다.

  • PDF

퀄컴 증강 현실 SDK 를 위한 시뮬레이터 (Simulator for Qualcomm Augmented Reality SDK)

  • 친통탄;강대기
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2011년도 춘계학술발표대회
    • /
    • pp.75-77
    • /
    • 2011
  • A simulator in Android is developed for Qualcomm Augmented Reality (QCAR) software development kit (SDK). The main purpose is to replace the testing of application on actual Android device. Bugs in the application can be found easily when testing is done in the simulator (with support of Android emulator) before the testing on real device. The simulator does not require a camera in testing augmented reality application. Works included study on QCAR SDK's behavior is done to ensure that the simulator performs similar to the SDK. Description on how would the simulator works with QCAR SDK is included in the paper.

NEC 7720 DSP를 이용한 SBC codec의 실시간 구현 (Real-Time Implementation of a SBC Codec Using a NEC 7720 DSP)

  • 오수환;이상욱
    • 대한전자공학회논문지
    • /
    • 제23권4호
    • /
    • pp.429-438
    • /
    • 1986
  • In this paper we have designed and implemented a real-time, full-duplex SBC (sub-band coding) codec at 16kbps using a high speed digital signal processor, NEC 7720. The SBC codec employs a QMF(quadrature mirror filter) filter bank based on the tree structures of two-band analysis-synthesis pairs to partition speech signal into 4 octabe bands. Computer simulation has been done to investigate the effect of fixed-point computation of the NEC 7720. Three different performance measures, the conventional signal-to-noise ratio, the informal listening test, and an LPC(linear predictive coding)distance measure, have been used in this simulation. The necessary parameters have been optimized through the simulation. The developed hardware and software have been tested in real-time operation using a hardware emulator.

  • PDF

숙박 시설 예약 챗봇 설계 및 구현 (Design and Implementation of Accommodation Reservation Bot)

  • 이원주;박상원;반진성;정성민
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2023년도 제68차 하계학술대회논문집 31권2호
    • /
    • pp.113-114
    • /
    • 2023
  • 본 논문에서는 C# 기반의 Echo-Bot 라이브러리를 활용한 숙박시설 예약 챗봇을 설계하고 구현한다. 사용자의 입력을 감지하고 설계된 알고리즘에 의해서 사용자의 요청 정보를 확인하여 필요에 따라 숙박시설의 정보를 알려주고, 이를 바탕으로 예약을 할 수 있도록 구현한다. 또한 예약을 완료했을 때 사용자의 입력 정보 혹은 관리자 모드를 통하여 예약 정보를 확인하고, 취소할 수 있도록 구현한다.

  • PDF

ASIC 설계의 효과적인 검증을 위한 에뮬레이션 시스템 (An Emulation System for Efficient Verification of ASIC Design)

  • 유광기;정정화
    • 전자공학회논문지C
    • /
    • 제36C권10호
    • /
    • pp.17-28
    • /
    • 1999
  • 본 논문에서는 ASIC 설계 회로를 빠른 시간 내에 구현 및 검증할 수 있는 에뮬레이션 시스템 ACE(ASIC Emulator)를 제안한다 ACE는 EDIF 번역기, 라이브러리 변환기, 기술 맵퍼, 회로 분할기, LDF 생성기를 포함하는 에뮬레이션 소프트웨어와 에뮬레이션 보드, 논리 분석기를 포함하는 에뮬레이션 하드웨어로 구성된다. 기술 맵퍼는 회로 분할과 논리 함수식 추출, 논리 함수의 최소화, 논리 함수식의 그룹핑의 세 과정으로 이루어지며, 같은 기본 논리 블록에 할당되는 출력의 적항과 변수들을 많이 공유하게 하여 기본 논리 블록 수와 최대 레벨 수를 최소화한다. 에뮬레이션 보드의 배선 구조와 FPGA 칩이 갖는 제한 조건들을 만족시키면서 서로 다른 칩 사이에 연결된 신호선 뿐만 아니라 서로 다른 그룹 사이에 연결된 신호선 수의 최소화를 목적 함수로 하는 새로운 회로 분할 알고리듬을 제안한다 여러 FPGA 칩으로 구성된 에뮬레이션 보드는 완전 그래프와 부분 그래프를 결합한 새로운 배선 구조로 회로의 크기에 관계없이 칩 사이의 지연 시간을 최소화하도록 설계하였다. 논리 분석기를 이용하여 구현된 회로에서 검증을 원하는 내부신호에 대한 파형을 PC의 모니터로부터 관측할 수 있다. 제안한 에뮬레이션 시스템의 성능을 평가하기 위하여 상용 회로중 하나인 화면4분할기 회로를 에뮬레이션 보드상에 설계하여 동작 시간과 기능을 확인한 결과, 14.3MHz의 실시간 동작과 함께 기능이 완전함을 확인할 수 있었다.

  • PDF

Core Network 유지 보수를 위한 NO.7 Protocol 감시 방안 (Core network maintenance by NO.7 protocol analyzing)

  • 유준모;김윤성
    • 대한전자공학회논문지TC
    • /
    • 제42권1호`
    • /
    • pp.49-60
    • /
    • 2005
  • 유무선 기간 망에서 사용되어 지는 Core Network System간 연동 부분의 Back Bone이 NO.7 Protocol이다. 그래서 유선망에서 기본적인 중계 ISUP이나, 지능망 INAP 처리, 그리고 이동망에서 각 Network Element System간 연동되는 MAP 연동 방식이 NO.7 방식을 사용하고 있다. 따라서 이 NO.7을 이용하는 Core Network에서 운영 중에 장애가 발생하거나, 기존에 인지되지 않고 지나온 문제점들을 최단시간에 감지하여 도출할 수 있는 시스템이 필요로 되었다. 본 논문에서는 Core Network 에서 사용되는 NO.7 Signaling 방식에 대해 더욱 신뢰성을 확보하고, 장애 발생 여부 등을 분석할 수 있도록 하기 위하여 NO.7 Signaling Message들을 추출하여 Core Network 시스템의 기능 및 성능을 분석하고 Report를 작성할 수 있는 NO.7 Protocol 분석 측정 시스템을 고안하였다. 이 시스템은 NO.7 Signaling을 담당하는 Core Network 시스템의 NO.7 HW Module 에 연결하여 Monitoring만 수행하고, 어떤 시나리오에 대한 Emulator 기능이나 Simulation 기능은 제공하지 않는다. 이 시스템은 현재 NO.7 MTP, ISUP, INAP, 그리고 MAP 에 대해 측정 및 분석기능을 수행하도록 하였고, 여러 유무선 기간 망 사업자에 제공하여 SW 및 HW 적인 면 그리고 운영적인면 등에서 여러 가지 문제들을 확인하여 교정할 수 있었다. 향후에는 이외에 BSC-MSC 연동되어 지는 A-Interface 등과 같은 기능도 제공함으로써 NO.7 Protocol 전반적인 분석과 동시에 Core Network 시스템에 효율적인 운영을 도모할 수 있다.

CPU-GPU환경에서 효율적인 메인메모리 접근을 위한 융합 프로세서 구조 개발 (A Development of Fusion Processor Architecture for Efficient Main Memory Access in CPU-GPU Environment)

  • 박현문;권진산;황태호;김동순
    • 한국전자통신학회논문지
    • /
    • 제11권2호
    • /
    • pp.151-158
    • /
    • 2016
  • 이기종시스템 구조(HSA)는 두 유닛의 각각에 메모리 폴(pools)이 가상메모리를 통해 공유할 수 있게 됨에 따라 CPU와 GPU 아키텍처의 오랜 문제를 해결하였다. 그러나 물리적 실제 시스템에서는 가상메모리 처리를 위해 GPU와 GPU 사이의 빈번한 메모리 이동으로 병목현상(Bottleneck)과 일관성 요청(Coherence request)의 오버헤드를 갖게 된다. 본 연구는 CPU와 GPU간의 효율적인 메인 메모리 접근방안으로 퓨전프로세서 알고리즘을 제안하였다. CPU가 요청한 처리할 메모리 영역을 GPU의 코어에 맞게 분배 제어해주는 기능으로 작업관리자(Job Manager)와 Re-mapper, Pre-fetcher를 제안하였다. 이를 통해 CPU와 GPU간의 빈번한 메시지도 감소되고 CPU의 메모리주소에 없는 Page-Table 요청이 낮아져 두 매체간의 효율성이 증대되었다. 제안한 알고리즘의 검증 방안으로 QEMU(:short for Quick EMUlator)기반의 에뮬레이터를 개발하고 CUDA(:Compute Unified Device. Architecture), OpenMP, OpenCL 등의 알고리즘과 비교평가를 하였다. 성능평가 결과, 본 연구에서 제안한 융합 프로세서 구조를 기존과 비교했을 때 최대 198%이상 빠르게 처리되면서 메모리 복사, 캐시미스 등의 오버헤드를 최소화하였다.

초고속 시스템 에뮬레이터의 구조와 이를 위한 소프트웨어 (Topology of High Speed System Emulator and Its Software)

  • 김남도;양세양
    • 정보처리학회논문지A
    • /
    • 제8A권4호
    • /
    • pp.479-488
    • /
    • 2001
  • SoC 설계의 복잡도가 지속적으로 커짐에 따라 기존의 소프트웨어 모델을 이용한 시뮬레이션 방법으로는 이를 검증하기에는 너무 많은 시간이 소요되어 많은 문제가 있다. 이를 해결하기 위해 시뮬레이션 방법보다 훨씬 빠른 검증속도를 제공하는 다양한 FPGA 기반의 로직 에뮬레이터가 활발히 연구되어왔다. 하지만 제한된 FPGA 핀 수로 인해 FPGA 내부에서 매우 낮은 자원이용률을 초래하고 있을 뿐만 아니라, 검증 대상이 되는 회로의 크기가 커짐에 비례하여 에뮬에이션의 속도가 현저하게 느려지는 문제점이 있다. 본 논문에서는 파이프라인 방식의 신호전달을 통하에 FPGA의 자원이용률을 극대화할 수 있을 뿐만 아니라 에뮬레이션의 속도도 크게 높일 수 있는 시스템 수준의 새로운 에뮬레이터 구조와 소프트웨어를 제안한다. 파이프라인의 링을 통하여 다수의 로직신호선을 하나의 실제 핀에 할당하여 핀 제한 문제를 해결하고, FPGA 간의 신호전달 경로를 사용자회로와 분리시킴으로서 빠른 시스템 클록의 사용을 가능케 하며 분할된 회로간에 조합경로를 줄여 실제 에뮬레이션클록의 속도를 높일 수 있었다. 또한 신호의 전달을 파이프라인 방식으로 보내기 위해 적용하는 스케줄링을 계산의 복잡도가 낮은 휴리스틱 방법을 적용하였다. 12비트 마이크로콘트롤로를 간단한 휴리스틱 스케줄링 알고리즘을 적용한 실험결과를 통하여 높은 검증속도를 확인하였다.

  • PDF

WIPI를 이용한 콜 서비스 콘텐츠 (A Call Service Content Using WIPI)

  • 김상민;김수용;이한나;안병구
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권1호
    • /
    • pp.107-112
    • /
    • 2010
  • 본 논문에서는 위피(WIPI)[1-4]를 이용하여 고객과 대리운전자 간의 위치정보를 주고받는 콘텐츠를 설계 및 제작하였다. 본 논문에서 설계된 콘텐츠는 고객이 대리운전자를 부르기 위해서 클라이언트를 통해서 콜 서비스를 신청할 수 있고, LBS와 GPS의 개념을 이용한 위치관리자서버를 통하여 고객과 가장 가까운 대리운전자는 고객의 대리운전자 콜 서비스 접수를 승인을 하게 되면 고객의 위치를 알려줌과 동시에 고객과 대리운전자의 거리를 계산하여 고객에게도 대리운자의 위치를 알려준다. 성능 평가를 위해 모바일 환경에서 고객과 대리운전자간의 정보가 어떻게 전송되는지 자바로 구현된 서버와 클라이언트는 SKT 에뮬레이터를 이용하여 구현하였다.

3차원 가상착의 시스템을 이용한 북아메리칸 스모킹 디자인 재현 연구 (A Study on Reproductions of North American Smocking Design Using a 3D Virtual Clothing System)

  • 김민경
    • 패션비즈니스
    • /
    • 제24권5호
    • /
    • pp.106-124
    • /
    • 2020
  • The purpose of this study was to analyze the three-dimensional (3D) characteristics and reproducibility of the effective expression of North American smocking pleats in the process of making clothes using a 3D virtual clothing system (CLO) and present a method of expression according to the types of North American smocking. In this study, lattice, lozenge, and flower smocking were produced as real smocking and 3D virtual content, and actual muslin properties were measured using a Fabric Kit and reflected using an emulator. The results of this study confirmed that a dense puckered design such as North American smocking could be expressed depending upon the internal line, fold angle, and reinforcement setting for 3D smocking. To partially apply pleats to flat fabrics, it was necessary to set fold lines. The fold line setting could be expressed by designing the internal line in horizontal, vertical, and diagonal directions according to the North American smocking design, and then setting the fold angle for each internal line. By setting fold angles of 0 degrees and 360 degrees according to the folding direction of the set internal line, the fabric was clearly folded and stable pleats were created. This study will contribute to the vitalization of the 3D virtual fashion content industry by analyzing and presenting the optimal expression method of sophisticated and complex pleats generated according to the North American smocking design pattern.