• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권2호
• /
• pp.201-205
• /
• 2008

최근 플래시 메모리는 소형 정보기기의 주된 저장매체로서 그 사용이 급격히 증가하고 있다. 또한, 플래시메모리의 용량이 점점 증가함에 따라 더욱 많은 정보를 저장하고 관리하려는 시도가 이루어지고 있다. 따라서 효율적으로 정보를 관리하는 시스템인 데이타베이스가 플래시 메모리에서도 필요로 하게 되었다. 그러나 데이타베이스는 임의적인 디스크 I/O를 발생시키는 특징이 있어 현재의 플래시 메모리 시스템에서 그 성능이 매우 좋지 않다. 본 논문에서는 이러한 문제점을 고찰하고자 기존의 FTL 알고리즘들이 플래시 기반의 데이타베이스 시스템에서 어떠한 성능을 보이는지 실험하였다. 그 결과 실험에 사용한 FTL 알고리즘 모두가 매우 좋지 않은 성능을 보였다. 특히 지금까지 상당히 좋은 FTL 알고리즘으로 평가되었던 것들이 데이타베이스 응용에서는 나쁜 성능을 보였다. 또한 현재 플래시 메모리의 성능을 개선하고자 사용되는 칩 인터리빙 기술 또한 모든 FTL 알고리즘에서 좋은 성능을 내지 못하였다. 본 논문에서는 실험 결과를 바탕으로 데이타베이스 시스템을 잘 지원하는 새로운 FTL 알고리즘이 필요한 이유와 그 방향을 제시한다.

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.30-36
• /
• 2010

최근의 메모리 반도체에 있어서, 수율과 품질을 유지하기 위하여 불량셀은 반드시 수리가 필요하다. 대부분의 워드단위 입출력을 갖는 system-on-chip (SoC)를 포함한 많은 메모리가 다중 블록으로 구성되어 있음에도 불구하고, 기존의 대부분의 자체내장수리연산회로의 연구들은 단일블록을 대상으로 하였다. 워드 단위 입출력 메모리의 특성상 다중메모리 광역대체수리구조를 갖는 경우가 많다. 본 논문에서는 이러한 메모리를 대상으로 기존에 최적 수리효율을 갖는 대표적인 자체내장 수리연산 회로인 CRESTA를 기본으로 하여, 보다 적은 면적으로 최적 수리효율을 낼 수 있는 알고리즘과 연산회로을 제안한다. 제안하는 자체내장수리 회로는 단위블록의 연산결과를 순차적으로 비교하여 워드단위 메모리의 제약조건을 만족시키는 최종 수리해를 구해내며, 기존의 회로보다 훨씬 빠른 시간 내에 최적의 수리 해를 구해 낼 수 있다.

• 한국전자거래학회지
• /
• 제15권4호
• /
• pp.101-121
• /
• 2010

본 논문은 플래시 메모리와 하드디스크로 구성되는 하이브리드 저장장치의 성능을 높이기 위한 프리패칭 기법을 제안한다. 하이브리드 저장장치에 포함된 플래시 메모리는 하드디스크에 비해 쓰기/읽기 연산 속도가 상대적으로 빠르기 때문에 이를 캐시 공간처럼 활용하여 성능을 높일 수 있다. 프리패칭을 위한 기본 전략은 순차패턴 마이닝을 이용하는 것이며, 이를 이용하면 시간적 흐름을 가지는 과거 객체 참조열로부터 반복되는 객체 접근 패턴을 추출할 수 있다. 프리패칭 기법을 사용하여 하이브리드 저장장치의 성능을 최대화하기 위하여 본 논문은 두 가지 방법을 사용하였다. 첫 번째는 플래시 메모리 매핑을 위하여 기존의 FAST 알고리즘을 개선하였고, 두 번째는 제한된 플래시 메모리의 공간을 효율적으로 사용하기 위하여 프리패칭 단위로 파일 수준과 블록 수준을 동시에 고려하였다. 제안 기법의 효용성을 평가하기 위해 참조 지역성을 가지는 합성 데이터와 UCC 데이터를 활용하여 실험을 실시하여 제안된 방법의 우수성을 증명하였다.

• 한국컴퓨터정보학회논문지
• /
• 제15권8호
• /
• pp.23-30
• /
• 2010

플래시 메모리는 비휘발성이며 시스템에 전원이 없는 상태에서도 데이터를 유지할 수 있는 특성을 가지는 메모리이다. 게다가 빠른 접근 시간과 저전력 소비, 충격에 강하고, 작은 크기와 매우 가벼운 특성을 가진다. 가격이 점차 낮아 지고 용량이 증가함에 따라 플래시 메모리의 활용도는 가전제품, 내장형 시스템, 그리고 이동 단말기 등에 널리 사용되고 있는 추세이다. 이러한 플래시 메모리를 구동함에 있어서 필수적인 소프트웨어인 FLT이 필요하다. 본 연구에서는 기존의 블록 매핑 알고리즘의 가장 큰 단점을 극복하기 위한 새로운 FTL 알고리즘을 제안한다. 핵심적인 사항은 기존의 블록 매핑 테이블에 추가하여 작은 램 메모리를 이용하여 섹터 위치를 바로 알 수 있는 인텍스 블록 매핑 테이블을 제안하고자 한다. 시뮬레이션 결과에 따르면 제안된 FTL은기존의 하이브리드 매핑과 비교했을 때 수행 시간을 평균45%정도 줄이는 효과를 얻을 수 있었으며, 메모리 사상 요구량에 대해서 약 12% 줄이는 효과를 얻을 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.61-63
• /
• 2002

컴퓨터 및 네트워크 기술의 눈부신 성장은 PDA, MP3 플레이어, 디지털 카메라와 같은 임베디드 시스템의 급성장을 가져왔다. 이러한 임베디드 시스템에는 그 시스템의 목적에 맞도록 특화된 실시간 운영체제가 탑재되게 되고, 그에 맞게 각 저장 장치들을 제어할 수 있는 파일 시스템도 필요하다. 본 논문에서는 삼성전자에서 개발한 CalmRISC16 마이크로 프로세서 코어를 사용하는 임베디드 시스템에 탑재될 실시간 운영체제를 위한 임베디드 파일 시스템을 구현하였다. 부 논문에서 구현된 임베디드 파일 시스템은 가상 과인 시스템으로 동작하며 In-memory 파일 시스템과 FAT를 사용하는 SmartMedia를 지원한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (A)
• /
• pp.337-338
• /
• 2008

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 추계학술발표논문집 (상)
• /
• pp.467-470
• /
• 2003

한 개의 자바 프로그램은 다수 개의 클래스 파일로 구성된다. 자바 프로그램이 실행되기 위해서는 클래스 파일이 메모리에 적재되어져야 하는데, 본 논문에서는 개별 클래스들이 어느 정도의 메모리를 사용할지를 정적으로 예측할 수 있게 하는 방법에 대해 알아보았다. 본 논문의 관심은 클래스 영역의 메모리, 즉 정적 메모리에 맞추어져 있으며, 힙 영역의 메모리 등 동적 메모리에 대한 예측은 향후 연구로 남겨 두었다. 클래스를 이루는 필드와 메소드 등의 값들이 메모리 사용량에 미치는 영향을 수식으로 유도하였으며, 이 수식의 유효성을 실제 실험을 통해 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.120-123
• /
• 2000

In this paper, A target architecture and interface synthesizer are proposed for processor-embedded codesign. The target architecture has the form of ARM processor based on AMBA. The interface synthesizer automatically generates an interface circuit for the communication between HW and SW. A memory map is used as the communication channel and an interrupt-based interface is applied for synchronized communication between HW and SW modules. In order to verify the function and performance of proposed target architecture and the interface synthesizer, practical test example is applied. Experimental results show the proposed interface synthesizer functioned correctly in the HW/SW codesign environment.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.1137-1140
• /
• 1999

In this thesis, we research about Communication System Construction and Test-Bed Realization Method and Software’s Design with written program into Embedded Micro Controller’s restricted memory region using a DSP Chip to deal with mainly high speed communication. Tools used for modern communication network control use TI or AMD general chip class, but nevertheless responsibility for the point at issue, Analog Device is architecture design model moderated for small communication system. In this thesis, we present extended model, and realize basic case.

• 한국컴퓨터산업교육학회:학술대회논문집
• /
• 한국컴퓨터산업교육학회 2003년도 제4회 종합학술대회 논문집
• /
• pp.111-118
• /
• 2003

Java Card API written to optimize Execute Environment in embedded device of small memory such as smart card. Java Card API intended to provide many advance when develope smart card based program. this paper purpose to implement RSA Algorithm of public key Algorithms with Java Card API.