• 폴리머
• /
• 제28권5호
• /
• pp.367-373
• /
• 2004

발광체로 페릴렌기와 전자 전달체로 트리아진기를 측쇄로 가지는 새로운 비공액계 청색 발광 공중 합체를 합성하였다. 제조한 공중합체는 클로로벤젠, THF 클로로포름, 벤젠과 같은 일반 유기 용매에 매우 잘 녹았다. 전도성 투명 전극 (ITO)/공중합체 /알루미늄으로 구성된 단층형 유기 발광 소자는 공중합체에서 트리아진의 함유량이 $30\%$일 때 캐리어 균형이 잘 맞았고 최고의 외부 양자 효율 ($0.003\%$)을 나타내었다. 특히 위에서 제작한 유기 발광 소자는 페릴렌 발광체에 상응하는 청색 발광 (479 nm)을 나타냈다. 구동 전압은 5V로 매우 낮았고, 색 좌표는 X 값이 0.16, Y 값이 0.17이었다.

• 한국철도학회논문집
• /
• 제20권3호
• /
• pp.339-348
• /
• 2017

철도차량용 전원창치는 추진제어용 전원장치와 보조전원장치로 구분된다. 추진제어용 전원장치는 철도차량의 추진 및 회생제동 등의 동작을 위한 것이며, 보조전원장치는 추진제어용 전원을 제외한 공기압축기, 조명기기, 차량제어전원 등의 보조전원에 사용되는 것이다. 각 전원장치는 고전압, 고전류 사양 특성에 따라 일반적으로 insulated-gate bipolar transistor (IGBT)를 스위칭 소자로 사용하고 있다. 스위칭 소자를 사용하기 위해서는 적절한 스위칭 동작을 구현하기 위한 구동회로(Gate Driver Unit, GDU)가 필수적이다. 본 논문에서는 철도차량에 적용되고 있는 IGBT용 GDU에 적용되고 있는 기술 동향을 분석하고 철도차량용 IGBT GDU 설계 시 고려사항에 대해 알아보고자 한다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.416-421
• /
• 2022

본 연구에서는 영상감시 장치에 액정 기반 편광 제어 기술을 결합하여 피사체에서 반사된 빛의 부분 선형 편광을 제거할 수 있는 편광 영상감치 장치 시스템을 제안한다. 빛의 편광 방향을 전기 광학적으로 변조하는 TN(Twisted Nematic) 액정을 사용하면 카메라 렌즈 앞에서 편광 필터를 기계적으로 회전할 필요가 없다. 이러한 기술을 사용하여 얻은 여러 편광 이미지는 컴퓨터 소프트웨어에 의해 이미지화된다. 또한 액정 패널은 사각형 형태로 생산되어 왔으나 대부분의 카메라 렌즈는 일반적으로 원형이고 렌즈 주변에 조명이나 기타 구동 장치가 설치되어 있어 원형 액정 패널을 적용하여 공간을 최적화하였다. 이 기술의 개발을 통해 전기적으로 전환 가능하고 공간에 최적화된 액정 편광 패널이 개발되었다.

• International Journal of Computer Science & Network Security
• /
• 제22권10호
• /
• pp.113-130
• /
• 2022

Sophisticated automation-based electronics world, more electrical and electronic devices are being used by people from different regions across the universe. Different manufacturers and vendors develop and market a wide variety of power generation and utilization devices under different operating parameters and conditions. People use a variety of appliances which use electrical energy as power source. These appliances or gadgets utilize the generated energy in different ratios. Night time the utilization will be less when compared with day time utilization of power. In industrial areas especially mechanical industries or Heavy machinery usage regions power utilization will be a diverse at different time intervals and it vary dynamically. This always causes a fluctuation in the grid lines because of the random and intermittent use of these apparatus while the power generating apparatus is made to operate to provide a steady output. Hence it necessitates designing and developing a method to optimize the power generated and the power utilized. Lot of methodologies has been proposed in the recent years for effective optimization and economical load dispatch. One such technique based on intelligent and evolutionary based is Black Widow Optimization BWO. To enhance the optimization level BWO is hybridized. In this research BWO based optimize the load for multi area is proposed to optimize the cost function. A three type of system was compared for economic loads of 16, 40, and 120 units. In this research work, BWO is used to improve the convergence rate and is proven statistically best in comparison to other algorithms such as HSLSO, CGBABC, SFS, ISFS. Also, BWO algorithm best optimize the cost parameter so that dynamically the load and the cost can be controlled simultaneously and hence effectively the generated power is maximum utilized at different time intervals with different load capacity in different regions of utilization.

• 대한전자공학회논문지SD
• /
• 제42권1호
• /
• pp.57-67
• /
• 2005

고속 스칼라곱 연산은 타원곡선 암호 응용을 위해서 매우 중요하다. 보안 상황에 따라 유한체의 크기를 변경하려면 타원곡선 암호 보조프로세서가 크기 가변 유한체 연산 장치를 제공하여야 한다. 크기 가변 유한체 연산기의 효율적인 연산 구조를 연구하기 위하여 전형적인 두 종류의 스칼라곱 연산 알고리즘을 FPGA로 구현하였다. Affine 좌표계 알고리즘은 나눗셈 연산기를 필요로 하며, projective 좌표계 알고리즘은 곱셈 연산기만 사용하나 중간 결과 저장을 위한 메모리가 더 많이 소요된다. 크기 가변 나눗셈 연산기는 각 비트마다 궤환 신호선을 추가하여야 하는 문제점이 있다. 본 논문에서는 이로 인한 클록 속도저하를 방지하는 간단한 방법을 제안하였다. Projective 좌표계 구현에서는 곱셈 연산으로 널리 사용되는 디지트 serial 곱셈구조를 사용하였다. 디지트 serial 곱셈기의 크기 가변 구현은 나눗셈의 경우보다 간단하다. 최대 256 비트 크기의 연산이 가능한 크기 가변 유한체 연산기를 이용한 암호 프로세서로 실험한 결과, affine 좌표계 알고리즘으로 스칼라곱 연산을 수행한 시간이 6.0 msec, projective 좌표계 알고리즘의 경우는 1.15 msec로 나타났다. 제안한 타원곡선 암호 프로세서를 구현함으로써, 하드웨어 구현의 경우에도 나눗셈 연산을 사용하지 않는 projective 좌표계 알고리즘이 속도 면에서 우수함을 보였다. 또한, 메모리의 논리회로에 대한 상대적인 면적 효율성이 두 알고리즘의 하드웨어 구현 면적 요구에 큰 영향을 미친다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.71-76
• /
• 2008

H.264(또는 MPEG-4/AVC pt.10) 압축 표준은 고성능 영상 압축 알고리즘으로 그 적용 범위를 넓혀 가고 있다. H.264 압축 표준의 가변길이 코드(Variable Length Code)는 데이터의 통계적 중복성의 특성을 이용하여 압축을 한다. 이러한 압축된 비트 스트림은 복호기에서 연속된 비트 스트림을 잘라내는 작업과 테이블에서 비트 스트림과 비교하는 작업을 진행하는데 순수 하드웨어 구현이 까다로운 연산부이다. 본 논문에서는 HD 영상을 실시간으로 복호 가능한 가변길이 복호기 구조를 제안한다. Exp-Golomb 복호기는 연산기로 구성되어 있으며, CAVLD는 테이블과 연산기를 혼합하여 최적화된 하드웨어로 설계하였다. 비트 스트림의 분할(parsing) 작업은 배럴 쉬프터(Barrel shifter)와 1값 감지기(First 1's detector)에서 진행되며, 이 두 유닛은 Exp-Golomb 복호기와 CAVLD가 공유하는 구조로 설계하여 불필요한 하드웨어를 제거하였다. CAVLD와 재정렬(Reorder) 유닛간의 병목현상으로 가변길이 복호기 뿐만 아니라 H.264 디코더 전체의 성능 저하가 나타나는 단점을 제거하기 위해서 CAVLD와 재정렬 유닛간 FIFO와 재정렬 유닛의 최종 출력에 메모리를 두어 병목현상을 제거하였다. 제안된 가변길이 복호기는 Verilog-HDL을 이용하여 설계하고 FPGA를 통해 검증하였다. 0.18um 표준 CMOS 공정을 사용한 합성 결과는 22,604 게이트 수이며, 동작 주파수 120MHz에서 HD 영상이 복호됨을 확인하였다.

• 전자공학회논문지CI
• /
• 제47권6호
• /
• pp.28-39
• /
• 2010

본 논문은 IEEE 802.11p에 기반한 CSMA의 미디어 접근 제어로서, 경쟁 차량단말기(OnBord Unit, OBU)의 증가에 따른 전송 지연(transmission delay)과 감소(data throughput decrease) 문제를 해결하고자 한다. 경쟁 기반의 전송매체에서는 OBU 증가에 따라 충돌 확률이 높아진다. 이러한 미디엄 계층의 성능 향상을 위해 교통량과 데이터 종류를 고려하여 접속 단말기의 개별 충돌 윈도(Contention Windows, CW)를 동적으로 조절하는 EDCA(Enhanced Distributed Channel Access)를 제안하였다. EDCA는 채널별 서비스 차별화를 위해 네 개의 클래스를 AC(Access Category)마다 고정된 최소 경쟁 윈도우(CWmin) 값과 최대 경쟁 윈도우(CWmax) 값을 적용한다. EDCA는 트래픽 특성별로 구분되어 AC 간의 차별화를 보장하지만, IEEE 802.11p 에 구성된 채널별 특성과 네트워크 상태를 보장하지 않기 때문에, 짧은 채널 서비스별 혼잡에 따른 충돌 발생을 능동적으로 대처할 수 없다. 이에 따른 해결방안으로 CWminAS(CWmin Adaptation Scheme)와 ACATICT(Adaptive Contention window Adjustment Technique based on Individual Class Traffic)가 능동적인 CW의 제어 기법으로 제시되었다. 선행연구는 개별 AC 값에 따라 발생하는 충돌 확률을 고려하지 않거나 단일 채널 기반의 개별 AC 값만 고려하고, IEEE 802.11p의 채널별 요구 사항과 이에 따른 충돌 확률을 반영하지 않았다. 본 연구는 이전 서비스 구간에서 OBU 경쟁에 따라 발생하는 충돌 횟수와 현재 무선망의 혼잡을 고려하여, 다음 채널의 CW를 능동적으로 제어하는 기법으로 ACCW(Adaptive Control of Contention windows in considering the WAVE situation)를 제안한다.

• 기술혁신연구
• /
• 제23권3호
• /
• pp.287-316
• /
• 2015

차량산업의 기술 패러다임이 소비자의 편의 및 안전기능의 증가와 기술융합(Convergence)과 더불어 소프트웨어가 핵심적 역할을 하는 시스템기반의 융합 아키텍처 형태로 진화하고 있다. 이처럼 소프트웨어가 핵심 혁신요소로 대두되는 환경에 따라 R&D 개발 프로세스를 기계, 품질, 소프트웨어 등 이질적 프로세스를 통합하려는 시도가 있어왔지만, 실제 산업현장에서는 각각의 개발 프로세스가 개별적으로 운영되고 있어 이러한 혼란을 방지하기 위한 실용적 통합 R&D 프로세스의 개발이 요구되고 있다. 본 연구에서는 프로세스 통합관련 기존 연구를 토대로 주요한 프로세스 통합 요건들을 분석하고, 실제 차량 산업현장의 문제점 조사 및 분석을 통해 차량 전장품에 적합한 R&D 프로세스의 통합 모형 및 통합 프로세스를 제시하였다. 특히, 부품 단계에서부터 완성차 단계까지 연결된 통합 프로세스를 개발하기 위하여 실제 산업계의 완성차와 전장품 업체에서 적용하고 있는 개별 프로세스의 장단점을 비교 분석하였고, 전장품의 구성요소인 시스템, 소프트웨어, 하드웨어 등 분야별 프로세스의 상관관계 연구를 통해 수행하였다. 마지막으로 본 연구에서 제시한 통합 프로세스 모델은 현재 일부 전장품 업체에 적용되고 있으며, 모델 개선을 위한 모니터링을 진행하고 있다.

• 한국컴퓨터정보학회논문지
• /
• 제19권4호
• /
• pp.1-8
• /
• 2014

멀티코어 프로세서는 여러 개의 코어가 하나의 칩에 배치됨에 따라 전력 밀도가 상승하여 높은 발열이 발생한다. 이러한 발열 문제를 해결하기 위해서 최근까지 다양한 연구가 진행되고 있다. 마이크로프로세서의 온도 감소를 위한 기법으로는 기계적 냉각 기법, 동적 온도 관리 기법 등이 있지만 이러한 기법들은 추가적인 냉각 비용이 발생하거나 성능의 저하가 발생한다. 플로어플랜기법은 추가적인 냉각비용이 발생하지 않으며, 성능저하가 거의 발생하지 않는다는 장점을 지닌다. 본 논문에서는 멀티코어 프로세서의 특정 구성요소의 발열 문제를 해결하기 위해 코어 내부 구성요소와 L2 캐쉬의 다양한 플로어플랜을 활용하고자 한다. 실험 결과, 코어의 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치할 경우 칩의 온도 감소에 매우 효과적임을 알 수 있다. 코어를 캐쉬 상단-가운데 배치하는 기본 플로어플랜과 비교하여, 코어를 중앙에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.04^{\circ}C$, 코어를 외곽에 배치하고 뜨거운 구성요소를 L2 캐쉬와 인접하게 배치하는 플로어플랜의 경우에는 $8.05^{\circ}C$의 최고온도 감소 효과를 보임을 알 수 있다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.141-146
• /
• 2016

HEVC/H.265는 ITU-T SG 16 WP와 ISO/IEC JTC 1/SC29/WG 11에서 제안된 가장 최근의 비디오 코딩 표준안이다. H.265에서 영상은 연속된 코딩 트리 유닛(CTU)들로 나누어지고, CTU는 다양한 지역적 특성을 받아들이기 위해 다수의 코딩 유닛(CU)들로 나누어진다. H.265의 코딩 효율은 이전 표준인 H.264/AVC와 비교하면 약 2배 정도 우수하나 확장된 CU와 변환블록(Transform)의 크기가 증가함에 따라 인코더 내에서 예측 (Prediction), 모드결정 (Mode decision) 그리고 복원(Reconstruction) 블록의 하드웨어 크기가 이전 표준과 비교하여 4배 정도 증가하는 문제점이 있다. 본 논문에서는 이러한 문제점을 해결하기 위하여 인코더 내에서 복잡도가 가장 큰 Prediction/Mode Decision/Reconstruction (PMR) 블록에 대하여 코딩효율(PSNR)을 저하시키지 않는 범위 내에서 하드웨어 복잡도를 줄이기 위한 새로운 구조를 제안한다. 복잡도가 감소된 하드웨어를 이용하면 전체 비디오 인코더의 사이즈를 줄일 수 있으며, Full-HD 영상에 대하여 300 Mhz의 클록 주파수와 60 fps의 프레임율로 동작한다. 테스트 영상에 대하여 PMR 예측 블록에서 Bjøntegaard Delta (BD) 비트율의 증가는 평균 30 % 이며, PMR 블록의 전체 게이트 수는 약 1.8 M 이다.