• 제목/요약/키워드: Electronics Units

검색결과 479건 처리시간 0.029초

미래 IEEE 802.11 LRLP 통신을 위한 효율적인 다중 사용자 자원할당 기법 (An Efficient Multi-User Resource Allocation Scheme for Future IEEE 802.11 LRLP Communications)

  • 안우진;김용호
    • 한국항행학회논문지
    • /
    • 제20권3호
    • /
    • pp.232-237
    • /
    • 2016
  • 무선랜의 가능한 미래 통신 표준으로 진행 중인 IEEE 802.11 LRLP는 사물 인터넷 (IoT) 네트워크 표준을 목표로, 드론을 포함한 사물 통신 단말들의 장거리 (long range) 통신과 저전력 동작 (low power)을 지원한다. 본 논문에서는 IEEE 802.11 LRLP 환경에서 다수의 단말들의 다중 사용자 상향 통신을 위한 자원 할당 기법을 제안한다. IEEE 802.11ax의 OFDMA 임의 접근 (random access)에 기반한 제안하는 기법에서는, AP (access point)가 성공적으로 전송받은 데이터의 크기를 기반으로 다음 차수의 임의 접근 유도를 위한 자원의 크기를 적응적으로 결정하여, 접속 단말이 최적의 크기의 자원을 선택하여 접속할 수 있도록 한다. 본 논문의 시뮬레이션 결과에 따르면 제안하는 기법은 종래의 임의 접근 기반 통신 기술의 시스템 처리율(throughput)을 크게 향상시키는 것으로 나타났다.

고비도 RSA 프로세서에 적용 가능한 효율적인 누적곱셈 연산기 (An Efficient MAC Unit for High-Security RSA Cryptoprocessors)

  • 문상국
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2007년도 춘계종합학술대회
    • /
    • pp.778-781
    • /
    • 2007
  • 1024비트 이상의 고비도 RSA 프로세서에서는 몽고메리 알고리즘을 효율적으로 처리하기 위하여 전체 키 스트림을 정해진 블록 단위로 처리한다. 본 논문에서 기본으로 하는 RSA 프로세서는 기본 워드를 128비트로 하고 곱셈 결과의 누적기로는 256비트의 레지스터를 사용한다. 128 비트 곱셈을 효율적으로 수행하기 위하여 32비트 * 32비트 곱셈기를 사용하며 각 연산 결과는 128비트 크기의 8개 레지스터에 필요에 따라 저장되어 몽고메리 알고리즘을 수행하는데 사용된다. 본 논문에서는 128 비트 곱셈에 필요한 누적곱셈 (MAC; multiply-and-aCcumultaion)을 효율적으로 계산하기 위하여 모든 연산 단계를 미리 분석하여 불필요한 연산단계를 수행하지 않고 곱셈 횟수를 줄여 효율적인 누적곱셈 연산기를 구현하였다. 구현된 누적곱셈 연산기는 자동으로 합성하였고, 본 논문 작성에서 기준이 되는 RSA 프로세서의 동작 주파수인 20MHz에서 정상적으로 동작하였다.

  • PDF

AE32000B: a Fully Synthesizable 32-Bit Embedded Microprocessor Core

  • Kim, Hyun-Gyu;Jung, Dae-Young;Jung, Hyun-Sup;Choi, Young-Min;Han, Jung-Su;Min, Byung-Gueon;Oh, Hyeong-Cheol
    • ETRI Journal
    • /
    • 제25권5호
    • /
    • pp.337-344
    • /
    • 2003
  • In this paper, we introduce a fully synthesizable 32-bit embedded microprocessor core called the AE32000B. The AE32000B core is based on the extendable instruction set computer architecture, so it has high code density and a low memory access rate. In order to improve the performance of the core, we developed and adopted various design options, including the load extension register instruction (LERI) folding unit, a high performance multiply and accumulate (MAC) unit, various DSP units, and an efficient coprocessor interface. The instructions per cycle count of the Dhrystone 2.1 benchmark for the designed core is about 0.86. We verified the synthesizability and the area and time performances of our design using two CMOS standard cell libraries: a 0.35-${\mu}m$ library and a 0.18-${\mu}m$ library. With the 0.35-${\mu}m$ library, the core can be synthesized with about 47,000 gates and operate at 70 MHz or higher, while it can be synthesized with about 53,000 gates and operate at 120 MHz or higher with the 0.18-${\mu}m$ library.

  • PDF

Neural network design for Ambulatory monitoring of elderly

  • Sharma, Annapurna;Lee, Hun-Jae;Chung, Wan-Young
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2008년도 추계종합학술대회 B
    • /
    • pp.265-269
    • /
    • 2008
  • Home health care with compact wearable units sounds to be a convenient solution for the elderly people living independently. This paper presents a method to detect fall from the other activities of daily living and also to classify those activities. This kind of ambulatory monitoring enables them to get an emergency help in the case of the fatal fall event and can provide their general health status by observing the activities being performed in daily life. A tri-axial accelerometer sensor is used to get the acceleration anomalies associated with the user's movements. The three axis acceleration data are transferred to the base station sensor node via an IEEE 802.15.4 compliant zigbee module. The base station sensor node sends the data to base station PC for an offline processing. This work shows the feature set preparation using the principal component analysis (PCA) for the designing of neural network. The work includes the most common activities of daily living (ADL) like Rest, Walk and Run along with the detection of fall events from ADL. The angle from the vertical is found to be the most significant feature parameter for classification of fall while mean, standard deviation and FFT coefficients were used as the feature parameter for classifying the other activities under consideration. The accuracy for detection of fall events is 86%. The overall accuracy for ADL and fall is 94%.

  • PDF

정보통신기술과 기업공간의 재조직 (Information and Communication Technology and the Organization of Corporate Space)

  • 황주성
    • 지역연구
    • /
    • 제12권2호
    • /
    • pp.99-116
    • /
    • 1996
  • This study investigates the nature and patterns of interrelation between the emerging information and communication technology(ICT) and the organization of corporate space, both theoretically and empirically. In this work, ICT is conceptualized not so much a space-adjusting technology as an organizational technology. ICT is considered as a governance technology which is related to coordination function within a firm. Therefore, it is supposed to have a great relevance to the spatial reorganization of functions within a firm. Both questionnaire and case study method are used to gather necessary data from Korean electronics manufactures. The results of this study can be summarized as follow. First, the spatial structure of a firm, which is operationalised as the number and type of spatially separated establishments, is turned out to have a great explanatory power to its adoption of computer networks. Computer networks in muli-locational companies are introduced to overcome the limits of its spatial structure, such as duplication of functions, such as duplication of functions, loss of time spent in proceeding a job between different functional units, and unresponsiveness to the change of market demand. Second, new spatial division of labor and function could be possible through a series of business process reengineering, not through the mere adoption of ICT. Case studies reveal that computer network could help a firm to realize new forms of spatial division of labor, especially in those functions which is mainly based on the flow of information. Such function as ICT management, sales logistics and after-sales service are major parts where a new operational unit has appeared with the help of ICT. From above results, it can be concluded that the interrelations between ICT and organizational space should be approached intimately integrated with the change of industrial structure and it's organizational implications.

  • PDF

전통적 산업집적지의 변화과정과 경제적 성과 (Rethinking Clusters : Towards a More Open and Evolutionary Approach)

  • 대니 맥키넌
    • 산업클러스터
    • /
    • 제2권1호
    • /
    • pp.14-27
    • /
    • 2008
  • 마이클 포터에 의해 소개된 클러스터는 지난 십여 년간 많은 학자들의 관심과 분석의 대상이었다. 그러나 최근 연구들은 포터가 소개했던 클러스터 개념 이 수정되어야 할 필요성을 제시해 주고 있다. 특히 클러스터가 외부 세계와는 재화와 용역의 수출입만으로 연결된 지리적으로 국한된 지역이라는 개념은 의심의 여지가 충분하다. 지역발전에 있어 관계 중심적 접근은 클러스터 외부의 중요 협력파트너들과의 네트워크를 통해 이루어지는 지식과 정보의 교환이 가지는 중요성을 강조한다. 기업들은 이들 협력파트너들과 다양한 형태의 관계를 형성하는 것이다. 본 논문은 글로벌 네트워크를 중시하는 최근의 추세와 서유럽의 구산업지역인 스코틀랜드의 경험을 바탕으로 기존의 클러스터 개념의 재해석을 시도한다. 스코틀랜드 지역의 클러스터 경험을 평가함에 있어 본 논문은 석유와 가스, 전기 클러스터를 분석한다. 마지막으로 본 논문은 클러스터 정책은 해당 지역이 주요산업 및 클러스터에 대한 오너십과 콘트롤을 충분히 가지고 있을 경우에만 지속적인 효과를 거둘 수 있다고 결론짓는다.

  • PDF

Proposition and Evaluation of Parallelism-Independent Scheduling Algorithms for DAGs of Tasks with Non-Uniform Execution Time

  • Kirilka Nikolova;Atusi Maeda;Sowa, Masa-Hiro
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 ITC-CSCC -1
    • /
    • pp.289-293
    • /
    • 2000
  • We propose two new algorithms for parallelism-independent scheduling. The machine code generated from the compiler using these algorithms in its scheduling phase is parallelism-independent code, executable in minimum time regardless of the number of the processors in the parallel computer. Our new algorithms have the following phases: finding the minimum number of processors on which the program can be executed in minimal time, scheduling by an heuristic algorithm for this predefined number of processors, and serialization of the parallel schedule according to the earliest start time of the tasks. At run time tasks are taken from the serialized schedule and assigned to the processor which allows the earliest start time of the task. The order of the tasks decided at compile time is not changed at run time regardless of the number of the available processors which means there is no out-of-order issue and execution. The scheduling is done predominantly at compile time and dynamic scheduling is minimized and diminished to allocation of the tasks to the processors. We evaluate the proposed algorithms by comparing them in terms of schedule length to the CP/MISF algorithm. For performance evaluation we use both randomly generated DAGs (directed acyclic graphs) and DACs representing real applications. From practical point of view, the algorithms we propose can be successfully used for scheduling programs for in-order superscalar processors and shared memory multiprocessor systems. Superscalar processors with any number of functional units can execute the parallelism-independent code in minimum time without necessity for dynamic scheduling and out-of-order issue hardware. This means that the use of our algorithms will lead to reducing the complexity of the hardware of the processors and the run-time overhead related to the dynamic scheduling.

  • PDF

멀티모달 신호처리를 위한 경량 인공지능 시스템 설계 (Design of Lightweight Artificial Intelligence System for Multimodal Signal Processing)

  • 김병수;이재학;황태호;김동순
    • 한국전자통신학회논문지
    • /
    • 제13권5호
    • /
    • pp.1037-1042
    • /
    • 2018
  • 최근 인간의 뇌를 모방하여 정보를 학습하고 처리하는 뉴로모픽 기술에 대한 연구는 꾸준히 진행되고 있다. 뉴로모픽 시스템의 하드웨어 구현은 다수의 간단한 연산절차와 고도의 병렬처리 구조로 구성이 가능하여, 처리속도, 전력소비, 저 복잡도 구현 측면에서 상당한 이점을 가진다. 또한 저 전력, 소형 임베디드 시스템에 적용 가능한 뉴로모픽 기술에 대한 연구가 급증하고 있으며, 정확도 손실 없이 저 복잡도 구현을 위해서는 입력데이터의 차원축소 기술이 필수적이다. 본 논문은 멀티모달 센서 데이터를 처리하기 위해 멀티모달 센서 시스템, 다수의 뉴론 엔진, 뉴론 엔진 컨트롤러 등으로 구성된 경량 인공지능 엔진과 특징추출기를 설계 하였으며, 이를 위한 병렬 뉴론 엔진 구조를 제안하였다. 설계한 인공지능 엔진, 특징 추출기, Micro Controller Unit(MCU)를 연동하여 제안한 경량 인공지능 엔진의 성능 검증을 진행하였다.

인간의 공감 측정에 대한 기술 및 활용방안 (An approach to utilize human empathy measurement)

  • 진정아;김선우;최연성
    • 한국정보전자통신기술학회논문지
    • /
    • 제9권1호
    • /
    • pp.32-37
    • /
    • 2016
  • 다른 사람이 차 문에 손가락을 찧는 것을 보면 마치 내게 일어난 일처럼 움찔하지 않는가? 소설을 읽고 감정을 느끼는 것은 왜일까? 이는 공감하기 때문이다. 공감이란 "다른 사람이 느끼는 감정을 목격하거나 기대하는 순간에 정서적으로 반응하는 것"이다. 즉, 공감은 함께 느끼는 것이다. 본 논문에서는 이러한 공감을 측정하는 방법에 대해서 기술하고자 한다. 사람의 감정을 측정하는 것은 쉽지가 않다. 사람들이 소통하는 방식이 다양하기 때문이다. 사람마다 공감을 표현하는 것과 느끼는 감정이 다 다르기 때문에 다양한 방법의 데이터 분석이 필요하다. 이를 위해 본 논문에서는 짧은 단위(1초 단위: 응, 좋아, 아하 등)의 음성과 Head Nodding을 이용한 새로운 공감 측정방법을 제안하려고 한다.

대용량 EEPROM 메모리 셀 검증용 모듈 회로 설계 (Design of a Cell Verification Module for Large-density EEPROM Memories)

  • 박헌;김일준;하판봉;김영희
    • 한국정보전자통신기술학회논문지
    • /
    • 제10권2호
    • /
    • pp.176-183
    • /
    • 2017
  • 대용량 EEPROM 메모리를 테스트하는 경우 erase time과 program time이 많이 걸리는 문제가 있다. 또한 신뢰성 테스트를 진행하면서 각 스텝마다 EEPROM 셀의 문턱전압 VT를 테스트할 필요가 있다. 본 논문에서는 512kb EEPROM 셀 검증용 모듈 회로를 설계하였으며, negative VTE를 갖는 split gate EEPROM의 VT 측정을 위한 CG(Control Gate) 구동회로를 제안하였다. 제안된 CG 구동회로는 erase VT를 측정하기 위해 -3V~0V의 negative 전압이 인가될 수 있도록 asymmetric isolated HV (High-Voltage) NMOS 소자를 사용하였다. 그리고 test time reduction 모드에서는 even page, odd page, chip 단위로 erase나 program 수행이 가능하도록 회로를 설계하므로 512Kb EEPROM 전체 메모리를 erase하거나 program할 때 시간을 even page와 odd page를 이용하는 경우는 4ms, chip 전체로 하는 경우는 2ms로 테스트 시간을 줄일 수 있었다.