• 전기학회논문지
• /
• 제62권6호
• /
• pp.744-749
• /
• 2013

The protection switching technology is widely adopted in the fiber-optical transmission equipments based on TDM(Time Division Multiplexing), such as PDH, SDH/SONET. A variety of protection switching algorithms for Ethernet networks and the progress of standardization are summarized in the document. There are several kinds of protection switching algorithms for Ethernet networks, such as STP, RSTP, MSTP and etc. However, since Ethernet signal move through detour route, it causes much time to recover. Accordingly, it is difficult to secure a usability of Ethernet networks and QOS(Quality of Service). Also, if the protection switching protocol standardized by IEEE and ITU-T is used, it remains a inherent network switching time for protection. Therefore, a specific protection switching algorithm for Ethernet are needed for seamless and stable operation of Ethernet networks service for Distribution Automation System(DAS). A reliable protection algorithm with no switching delay time is very important to implement Self-healing service for DAS. This study of FPGA based protection switching algorithm for Ethernet networks shows that in case of faults occurrence on distribution power network, immediate fault isolation and restoration are conducted through interaction with distribution equipments using P2P(Peer to Peer) communication for protection coordination. It is concluded that FPGA based protection switching algorithm for Ethernet networks available 0ms switching time is crucial technology to secure reliability of DAS.

• 전자공학회논문지
• /
• 제54권6호
• /
• pp.25-29
• /
• 2017

본 논문에서는 듀로이드와 FR4를 기판으로 하는 재배선층 위에 정전 구동 방식의 RF MEMS 스위치와 승압 DC-DC 컨버터를 결합하는 연구를 진행하였다. 상용 PCB(Printed Circuit Board) 공정으로 듀로이드와 GCPW 전송 선로 조합의 재배선층과 FR4와 CPW 전송 선로 조합의 재배선층을 제작하였다. 상용 PCB 공정 특성에 의하여 전송 선로의 특성 임피던스는 56옴, 59옴 이었으며 이에 대하여 비교 분석하였다. 듀로이드 기판은 유전상수가 작고 두께가 얇으며 GCPW를 적용하였기 때문에 상대적으로 유전상수가 크고 두께가 두꺼우며 CPW 전송 선로를 적용한 FR4 기판보다 6GHz 대역에서 삽입 손실은 약 2.08dB, 반사 손실은 약 3.91dB, 신호 분리도는 약 3.33dB 우수한 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제25권6호
• /
• pp.637-645
• /
• 2014

본 논문에서는 재구성 가능한 스위칭 매트릭스와 위상 및 진폭 에러 보정회로를 포함하는 새로운 구조의 $4{\times}4$ 다중 포트 증폭(MPA) 시스템을 제안한다. 제안하는 재구성 스위칭 매트릭스는 MPA 시스템의 입출력 하이브리드 매트릭스 회로로 사용되며, 스위칭 매트릭스의 스위치 모드 조절을 통해 신호의 증폭에 사용될 증폭기의 개수 및 신호의 출력 방향, 출력 크기를 유동적으로 조절할 수 있다. 또한, 제안하는 MPA 시스템은 증폭기간의 위상 및 이득 오차를 최소화하기 위한 보정 회로를 포함하여, 각각의 신호 경로에 이상적인 위상 및 진폭 밸런스를 만들 수 있기에 MPA 최종 출력단의 포트간 격리도를 향상시키게 된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집
• /
• pp.181-184
• /
• 2001

Chemical Mechanical Polishing(CMP) of Shallow Trench Isolation(STI) structure in 0.18 m semiconductor device fabrication is studied. CMP process is applied for the STI structure with and without reverse moat pattern and End Point Detection (EPD) method is tested. To optimize the transistor properties related metal 1 parameters, we studied the correlation between CMP thickness of STI using high selectivity slurry, DOE of gate etch recipe, and 1st metal DC values. Remaining thickness of STI CMP is proportional to the thickness of gate-etch process and this can affect to gate profile. As CMP thickness increased, the N-poly foot is deteriorated, and the P-Poly Noth is getting better. If CD (Critical Dimension) value is fixed at some point, all IDSN/P values are in inverse proportional to CMP thickness by reason of so called Profile Effect. Weve found out this phenomenon in all around DOE conditions of Gate etch process and we also could understand that it would not have any correlation effects between VT and CMP thickness in the range of POE 120 sec conditions. As CMP thickness increased by 100 ${\AA}$, 3.2 u${\AA}$ of IDSN is getting better in base 1 condition. In POE 50% condition, 1.7 u${\AA}$ is improved, and 0.7 u${\AA}$ is improved in step 2 condition. Wed like to set the control target of CD (critical dimension) in gate etch process which can affect Idsat, VT property versus STI topology decided by CMP thickness. We also would like to decide optimized thickness target of STI CMP throughout property comparison between conventional STI CMP with reverse moat process and newly introduced STI CMP using high selectivity slurry. And we studied the process conditions to reduce Gate Profile Skew of which source known as STI topology by evaluation of gate etch recipe versus STI CMP thickness.

• Transactions on Electrical and Electronic Materials
• /
• 제1권4호
• /
• pp.1-6
• /
• 2000

The mechanical strength of silicon carbide dose nor permit the use of diffusion as a means to achieve selective doping as required by most electronic devices. While epitaxial layers may be doped during growth, ion implantation is needed to define such regions as drain and source wells, junction isolation regions, and so on. Ion activation without an annealing cap results in serious crystal damage as these activation processes must be carried out at temperatures on the order of 1600$^{\circ}C$. Ion implanted silicon carbide that is annealed in either a vacuum or argon environment usually results in a surface morphology that is highly irregular due to the out diffusion of Si atoms. We have developed and report a successful process of using silicon overpressure, provided by silane in a CAD reactor during the anneal, to prevent the destruction of the silicon carbide surface, This process has proved to be robust and has resulted in ion activation at a annealing temperature of 1600$^{\circ}C$ without degradation of the crystal surface as determined by AFM and RBS. In addition XPS was used to look at the surface and near surface chemical states for annealing temperatures of up to 1700$^{\circ}C$. The surface and near surface regions to approximately 6 nm in depth was observed to contain no free silicon or other impurities thus indicating that the process developed results in an atomically clean SiC surface and near surface region within the detection limits of the instrument(${\pm}$1 at %).

• 조명전기설비학회논문지
• /
• 제23권6호
• /
• pp.40-51
• /
• 2009

인버터 스위치의 개당 혹은 인버터와 모터 터미널의 분리로 인해 발생하는 고장을 해석하고 진단 알고리즘의 시험 평가를 위해 효과적으로 사용할 수 있는 영구자석 동기전동기 구동 인버터의 개방 고장에 의한 제어 특성해석 및 고장모델이 제시된다. 기존의 전동기의 해석과 제어에 많이 사용되는 dq 모델은 상전압 모델을 변환한 것으로 고장 상황에서는 3상평형 조건이 성립하지 않기 때문에 개방 회로의 입력 전압을 구하기가 쉽지 않아 고장 모델의 해석을 위해 직접 사용하기 어렵다. 이를 해결하기 위해 스위치 개방에 따른 전통기의 선전압 관계를 이용한 인버터의 고장 모델이 제안되고 제안된 고장모델의 타당성을 입증하기 위해 시뮬레이션이 수행된다. 전체 시스템이 DSP TMS320F28335에 의해 구현되어 동일 고장 조건에서의 비교 실험과 특성 해석이 수행된다.

• 조명전기설비학회논문지
• /
• 제23권12호
• /
• pp.106-114
• /
• 2009

본 논문에서는 전력시장 환경에 있어서 신재생 에너지를 포함한 마이크로그리드의 최적운영을 위한 발전계획 방안을 제시하였다. 마이크로그리드는 전력과 동시에 열을 공급할 수 있는 소규모 전력공급시스템으로 경제성 확보를 위한 운전최적화 알고리즘이 필요하다. 따라서 신재생 에너지는 발전 즉시 부하에 전력을 공급하도록 하고, 배터리는 부하평준화에 이용한다. 동적계획법을 적용하여 마이크로그리드 운전에 따른 수익 최대화가 가능한 마이크로그리드 운전 최적화 프로그램을 개발하였으며, 독립운전 및 계통연계 운전모드에서 개발 프로그램의 사레연구를 통해 프로그램의 유효성을 보이고 있다. 제안된 마이크로그리드 최적운영 프로그램은 향후 마이크로그리드 시장이 형성 되면 마이크로그리드의 경제적 운전기법 개발에 적용이 가능하다.

• 한국ITS학회 논문지
• /
• 제7권5호
• /
• pp.97-105
• /
• 2008

반도체 공정의 미세화 및 마이크로 시스템 기술의 발전 그리고 소형 무선PAN 및 이동통신 장치들의 급증으로 인하여 전자부품들의 소형화와 직접화에 대한 요구가 지속적으로 증가되고 있다. 본 연구에서는 휴대형 무선PAN 및 이동통신용 전자회로 설계에 다양한 목적으로 널리 사용되고 있는 기저대역의 수동소자들 중 미세 커패시터의 안정성과 전기적 특성을 확보하기 위하여, 유전체인 AIN을 사용하여 MIM구조로 제작된 미세 박막 커패시터 소자의 전기적인 특성을 분석하고 기저대역에서의 성능을 평가한다. 또한 제작된 미세 박막형 커패시터의 용량제어 방법을 제시함으로서 기저대역에서 범용으로 사용할 수 있는 미세 박막 커패시터의 모델을 제시하고자 한다. 또한, 주파수 대역에 따른 MIM구조의 AIN 커패시터 특성을 분석함으로서 향후 임베디드 소자와 집적화를 위한 고정밀의 미세수동 소자로서의 활용방안을 제시하고자한다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.1092-1095
• /
• 2019

본 논문에서는 스마트 팩토리 구축을 위한 임베디드 보드의 개발을 제안한다. 제안하는 스마트 팩토리 구축을 위한 임베디드 보드는 메인모듈, ADC 모듈, I/O 모듈로 구성된다. 메인모듈은 주 연산장치로써 임베디드 보드를 구동하는 운영체제가 포팅되어서 외부장치와 산업용 프로토콜을 이용하여 통신할 수 있는 통신부를 탑재하고 있다. ADC 모듈은 필드에 설치되어 있는 센서들의 전기적신호를 디지털로 변환하여 메인모듈로 전달하는 역할을 한다. I/O 모듈은 필드기기의 상태, 경보, 가동명령 등을 전달하기 위하여 외부의 노이즈로부터 차단하기 위한 절연회로를 탑재한 디지털 입출력 모듈이다. 제안된 스마트 팩토리 구축을 위한 임베디드 보드의 성능을 평가하기 위하여 공인시험기관에서 실험한 결과, 프로토콜의 연동개수는 5개, 하드웨어의 클록 동기화 속도는 10us, 배터리로 구동되는 보드의 동작시간은 8시간 이상으로서 세계최고 수준과 동일한 결과를 산출하였다.

• 한국산학기술학회논문지
• /
• 제22권1호
• /
• pp.768-776
• /
• 2021

LVDC 배전계통에서 DC전원의 공급을 위한 컨버터나 DC차단기의 보호동작은 AC 보호기기 보다 훨씬 빠르기 때문에, 기존의 T-C곡선의 반 한시특성에 의한 보호기기간의 보호협조 운용이 어려운 문제점을 가지고 있다. 따라서, 본 논문에서는 LVDC 배전계통에서 사고지점에 따라 다양하게 나타날 수 있는 사고전류의 경사각 개념에 대하여 정의하고, 이를 바탕으로 컨버터와 보호기기간의 협조동작을 신속 정확하게 수행하고, 정전구간의 범위를 최소화할 수 있는 LVDC 배전계통의 사고구간분리 보호협조 알고리즘을 제안한다. 즉, LVDC 배전계통에서의 사고전류가 선로정수에 의해 사고지점에 따라 비례적으로 변하는 경사각의 특성을 이용하여 메인 컨버터가 탈락되기 전에 사고구간을 선택적으로 분리하도록 한다. 또한, 본 논문에서는 배전계통 상용해석 프로그램인 PSCAD/EMTDC를 이용하여 배전용 변전소, LVDC용 컨버터 그리고 LVDC 배전선로로 구성된 1.5kV급 LVDC 배전계통 모델링을 수행한다. 이를 바탕으로 사고지점에 따른 경사각 특성 및 보호협조 운용알고리즘을 분석한 결과, 메인 컨버터가 탈락하기 전 사고구간만을 2ms 이내에 분리하고 건전구간의 수용가에 미치는 영향을 최소화 할 수 있어, 본 논문에서 제안한 사고구간분리 보호협조 운용 알고리즘이 유용함을 확인하였다.