• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.638-646
• /
• 2005

최근 무선통신시스템에서 직접변환 트랜시버 또는 IF 샘플링 SDR 기반 수신기가 일반적인 트랜시버 구조에 상응하여 설계되어지고 있다. 일반적인 AFC/APC 보상 회로가 기저 대역에서 RF 입력 신호와 국부발진 신호의 주파수 및 위상 오차를 보정할지라도 직접변환 수신 구조에서는 주요한 열화요소로 작용한다. 일반적인 보상 회로의 제한적인 동작 영역과 기저 대역에서의 1/Q 채널의 불평형을 용이하게 보상할 수 있도록 RF 입력 신호단에서 주파수 및 위상 오차를 보정하는 방법을 본 논문에서 제안한다. RF 입력단에서 고정된 주파수 및 위상 오차 이외에 변화하는 주파수 및 위상 오차를 제안된 early-late 보상기에 의해 효과적으로 보상할 수 있다. RF 입력단에서의 주파수 및 위상 오차의 보정으로 직접변환 수신기의 기저 대역에서의 기존 주파수 및 위상 오차 보정 회로는 간단히 설계할 수 있으며 미세한 오차 보정 구조로 용이하게 이용할 수 있다.

• 한국통신학회논문지
• /
• 제26권12A호
• /
• pp.2000-2011
• /
• 2001

본 논문에서는 기존 1배속 및 6배속과 같은 저속 DVD 시스템에서 설계되었던 Analog PLL(Phase Locked Loop)을 고배속 동작에 유용하게 디지털화 했으며, 고속인 20배속 DVD 시스템에서의 최적 Digital PLL 모델을 제시하였다. 특히, 고속 DVD 시스템 설계에서 성능 열화의 주요 원인인 bulk delay, 샘플링 클럭 주파수 오타, 비대칭 신호 현상과 같은 채널 영향들을 고려하여 안정적으로 동작할 수 있는 DPLL 설계에 초점을 맞추었다. 우선, DPLL에서는 새로운 타이밍 에러 검출 알고리즘으로 변형된 Early-Late 방법을 제시하였다. 그리고, 비대칭 신호 보정기에는 고속으로 동작하고 안정적으로 보정 역할을 수행하는 영점교차 지점을 이용한 4샘플 신호 보정 알고리즘을 설계하였다. 본 논문에서 제안하는 타이밍 에러 검출기는 기존 방식에 비해 각각, 3dB의 SNR 이득과 지터성능이 4배 향상됨을 볼 수 있었고 또한, 영점교차 지점에서 4샘플 신호를 이용한 보정 알고리즘은 기존 방식에 비해 보상시간의 50% 단축과 2dB의 SNR 이득, 지터 성능의 34% 효율을 볼 수 있었다. 최종적으로 제안된 비대칭 보정기와 DPLL이 통합된 시스템을 BER 성능 평가를 통해서 기존 알고리즘에 비해 제안된 방식이 0.4dB, 2dB 성능 향상을 확인하였다.