• 전력전자학회논문지
• /
• 제10권3호
• /
• pp.290-295
• /
• 2005

전동기 위치 또는 속도를 측정하기 위하여 많이 사용되고 있는 증분형 엔코더의 출력신호는 고주파 디지털 신호로 PWM 인버터 등 전력용반도체 회로의 스위칭에 의하여 발생되는 전자파에 많은 영향을 받으며, 이 엔코더 출력신호에 포함한 노이즈는 일반적인 저역필터로 제거하기 힘들다. 본 논문에서는 엔코더 신호에 포함된 노이즈 성분을 완전히 제거할 수 있는 엔코더 출력신호 노이즈 제거용 디지털 필터회로를 개발하였다. 노이즈의 특성 즉 노이즈 주파수에 따라 필터내의 카운터 값 및 입력 클럭의 주파수를 쉽게 변경시킬 수 있으므로 어떤 노이즈 성분도 거의 완벽하게 노이즈를 제거할 수 있다. 시뮬레이션 및 실험을 통하여 이 디지털 필터의 성능을 확인하였다.

• 한국통신학회논문지
• /
• 제35권7A호
• /
• pp.632-638
• /
• 2010

본 논문에서는 다중 사용자 MIMO 시스템을 위한 고정 복잡도를 갖는 스피어 인코더 (FSE)를 제안하고, FSE의 복잡도를 감소시키는 2가지 방법을 제시한다. FSE는 성능과 복잡도 간의 트레이드오프 관계를 적응적으로 조절할 수 있고, 병렬의 트리 탐색구조를 적용함으로써 프리코딩 지연을 상당히 감소시킬 수 있다. $4\times4$ 다중 사용자 MIMO 시스템에서 시뮬레이션을 수행한 결과, 제안한 FSE는 QRDM 인코더 (QRDM-E)에 비하여 작은 BER 성능 감소를 가져오지만 최적의 다이버시티 오더를 달성함과 더불어 일반적인 QRDM-E 복잡도의 16%정도만을 갖고, 인코딩 처리량(throughput)이 7.5배 향상됨을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권4호
• /
• pp.419-426
• /
• 2014

This paper proposes a high-throughput encoding process and encoder architecture for quasi-cyclic low-density parity-check codes in IEEE 802.11ac standard. In order to achieve the high throughput with low complexity, a partially parallel processing based encoding process and encoder architecture are proposed. Forward and backward accumulations are performed in one clock cycle to increase the encoding throughput. A low complexity cyclic shifter is also proposed to minimize the hardware overhead of combinational logic in the encoder architecture. In IEEE 802.11ac systems, the proposed encoder is rate compatible to support various code rates and codeword block lengths. The proposed encoder is implemented with 130-nm CMOS technology. For (1944, 1620) irregular code, 7.7 Gbps throughput is achieved at 100 MHz clock frequency. The gate count of the proposed encoder core is about 96 K.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.603-608
• /
• 2016

인코딩은 정보의 형태나 형식을 표준화, 보안, 처리 속도 향상, 저장 공간 절약 등을 위해 다른 형태나 형식으로 변환 또는 처리 하는 것을 말한다. 정보 통신에서 송신자의 정보가 다른 형태로 수신자에게 전달할 수 있도록 정보를 변환하는 것도 인코딩이다. 이 처리를 수행 하는 장치를 인코더라 부른다. 본 논문에서는 양자 컴퓨터에서 요구되는 인코더 중 가장 기본적인 4-to-2 인코더를 제안한다. 제안한 인코더는 2개의 OR 게이트를 사용하여 구성된다. 제안한 구조는 셀의 간격을 최적화 하고 배선간의 잡음을 최소화하는 것을 목적으로 설계한다. 제안된 인코더를 QCADesigner를 통해 시뮬레이션을 수행하고, 그 결과를 분석하여 효율성을 확인한다.

• ETRI Journal
• /
• 제32권4호
• /
• pp.493-502
• /
• 2010

The operation time of an encoder is one of the critical implementation issues for satisfying the timing requirements of Long Term Evolution (LTE) systems because the encoder is based on binary operations. In this paper, we propose a design and implementation of a latency efficient encoder for LTE systems. By virtue of 8-bit parallel processing of the cyclic redundancy checking attachment, code block (CB) segmentation, and a parallel processor, we are able to construct engines for turbo codings and rate matchings of each CB in a parallel fashion. Experimental results illustrate that although the total area and clock period of the proposed scheme are 19% and 6% larger than those of a conventional method based on a serial scheme, respectively, our parallel structure decreases the latency by about 32% to 65% compared with a serial structure. In particular, our approach is more latency efficient when the encoder processes a number of CBs. In addition, we apply the proposed scheme to a real system based on LTE, so that the timing requirement for ACK/NACK transmission is met by employing the encoder based on the parallel structure.

• Journal of Electrical Engineering and information Science
• /
• 제2권5호
• /
• pp.9-16
• /
• 1997

This paper describes the design of a multistandard video encoder. The proposed encoder accepts conventional NTSC/PAL video signals, It also processes he PAL-plus video signal which is now popular in Europe. The encoder consists of five major building functions which are letter-box converter, color space converter, digital filters, color modulator and timing generator. In order to support multistandard video signals, a programmable systolic architecture is adopted in designing various digital filters. Interpolation digital filters are also used to enhance signal-to-noise ratio of encoded video signals. The input to the encoder can be either YCbCr signal or RGB signal. The outputs re luminance(Y), chrominance(C), and composite video baseband(Y+C) signals. The architecture of the encoder is defined by using Matlab program and is modelled by using Veriflog-HDL language. The overall operation is verified by using various video signals, such as color bar patterns, ramp signals, and so on. The encoder contains 42K gates and is implemented by using 0.6um CMOS process.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2647-2654
• /
• 2009

본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 Encoder Hardware 모듈 (Intra Prediction, Deblocking Filter, Context-Based Adaptive Variable Length Coding, Motion Estimation)을 Integration하여 설계하였다. 설계된 모듈은 한 매크로 블록당 최대 440 cycle내에 동작한다. 제안된 인코더 구조를 검증하기 위하여 JM 9.4부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하여 설계 된 회로를 검증하였다. 제안된 회로는 최대 166MHz clock에서 동작하며, 합성결과 Charterd 0.18 um 공정에 램 포함 약 173만 gate 크기이다. MPW제작시 chip size $6{\times}6mm$의 크기와 208 pin의 Package 형태로 제작 하였다.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.445-452
• /
• 2010

본 논문에서는 Full 하드웨어 기반 베이스라인 프로파일 레벨 3 규격 H.264 인코더 코덱에서 사용할 수 있는 Direct Memory Access (DMA) 제어기를 설계하였다. 설계한 모듈은 CMOS Image Sensor(CIS)로부터 영상을 입력 받아 메모리에 저장한 후 인코더 코덱 모듈의 동작에 맞춰 원영상과 참조영상을 각각 한 매크로블록씩 메모리로부터 읽어서 공급하거나 저장하며, DMA 제어기의 한 매크로블록씩 처리하는데 478 cycle을 소요한다. 설계한 구조를 검증하기 위해 JM 9.4와 호환되는 Reference Encoder C를 개발하였으며, Encoder C로부터 Test Vector를 추출하여 설계한 회로를 검증하였다. 제안한 DMAC 제어기의 Cycle은 Xilinx MIG를 사용한 Cycle 보다 40%의 감소를 나타내었다.

• 한국정밀공학회지
• /
• 제33권12호
• /
• pp.1007-1013
• /
• 2016

This paper presents the development of a magneto-optical encoder for higher precision and smaller size. In general, optical encoders can have very high precision based on the position information of the slate, while their sizes tend to be larger due to the presence of complex and large components, such as an optical module. In contrast, magnetic encoders have exactly the opposite characteristics, i.e., small size and low precision. In order to achieve encoder features encompassing the advantages of both optical and magnetic encoders, i.e., high precision and small size, we designed a magneto-optical encoder and developed a method to detect absolute position, by compensating for the error of the hall sensor using the linear table compensation method. The performance of the magneto-optical encoder was evaluated through an experimental testbed.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2022년도 추계학술대회
• /
• pp.47-50
• /
• 2022

In this paper, we proposed a method for Video-based point cloud compression reference software TMC2 encoder with an option for empty partitions in point cloud encoding. This encoder option allows tile initialization and process for an empty partition. The proposed method provides the TMC2 encoder the robustness to process dynamic point clouds.