• 한국산업정보학회논문지
• /
• 제22권3호
• /
• pp.19-26
• /
• 2017

본 논문에서는 차세대 무선통신 시스템기술에 적용 가능한 선형에러정정(Linear Error Correction Code)코드를 고성능 모바일 전송률 향상을 위하여 제한적인 시스템의 전제하에 성능 비교 및 전송에 따른 실제적 확인으로 구성하였다. 디지털 통신 및 방송기술의 물리계층에서 사용되고 있는 리드-솔로먼(Reed-Solomon) 코드와 선형에러코드(LDPC)코드에서 전송율이 중요한 이슈로 부각되고 있기 때문이다. 그러므로 본고에서는 디지털 통신과 방송에서의 모바일 방송 DVB(Digital Video Broadcasting) 시스템과 휴대이동방송에 적용된 리드-솔로먼코드와 선형에러코드의 성능을 시뮬레이션하여 고성능 모바일 전송률 성능 향상에 대하여 분석하였다. 이때 기존 리드-솔로먼코드를 대체한 선형에러코드의 전송효율 및 성능에 대한 기술적 부분을 효율관점에서 검증하였다.

• 제어로봇시스템학회논문지
• /
• 제6권2호
• /
• pp.228-233
• /
• 2000

It is common to apply the technology of FPGA (Fie이 Programmable Gate Array) which is one of the design methods for ASIC(Application Specific IC)to the active components used in the data processing at the digital system of satellite aircraft missile etc for compact lightness and integration of Printed Circuit Board (PCB) In carrying out the digital data processing the FPGAs are designed for the various functions of the Process Control Interrupt Control Clock Generation Error Detection and Correction (EDAC) as the individual module. In this paper an FPGA chip for Single Error Correction and Double Error Detection (SEC-DED) for EDAC is designed and simulated by using a VLSI design software LODECAP.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.821-828
• /
• 1990

A forward error correction (FEC) technique is presented for speech data in 16 Kbps digital mobile communications. 14Kbps SBC-APCM(AQB) and QPSK are used as speech coding and modulation techniques, respectively. Because each bit in a speech data block had different importance, applying FEC to speech data bit-selectively in more effective than applying FEC to all speech data equally. To select bits in a speech data block to be protected by FEC the bit error sensitivity of each bit is computed. For a few BCH and Reed-Solomon codes used as bit-selective FEC the performance of the coding technique is computed.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제12권2호
• /
• pp.960-973
• /
• 2018

This paper presents design for error correcting algorithm of the time of flight (ToF) detection value in the light detection and ranging (LIDAR) system sensor. The walk error of ToF value is generated by change of the received signal power depending on distance between the LIDAR sensor and object. The proposed method efficiently compensates the ToF value error by the independent ToF value calculation from the received signal using both rising point and falling point. A constant error of ~0.05 m is obtained after the walk error correction while an increasing error up to ~1 m is obtained with conventional method.

• Journal of electromagnetic engineering and science
• /
• 제17권1호
• /
• pp.39-43
• /
• 2017

In this paper, a systematic and statistical calibration technique was implemented to calibrate a high-speed signal converting system containing multiple digital-to-analog converters (DACs). The systematic error (especially the imbalance between DACs) in the current combining network of the multi-DAC system was modeled and corrected by calculating the path coefficients for individual DACs with wideband reference signals. Furthermore, by applying a Kalman filter to suppress noise from quantization and clock jitter, accurate coefficients with minimum noise were identified. For correcting an arbitrary waveform generator with two DACs, a co-simulation platform was implemented to estimate the system degradation and its corrected performance. Simulation results showed that after correction with 4.8 Gbps QAM signal, the signal-to-noise-ratio improved by approximately 4.5 dB and the error-vector-magnitude improved from 4.1% to 1.12% over 0.96 GHz bandwidth.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.465-466
• /
• 2006

In this paper, novel analog duty cycle corrector (DCC) with a digital duty error detector is proposed. The digital duty error detector measures the duty error of the clock and converts it into a digital code. This digital code is then used to accurately correct the duty ratio by adaptively steering the charge-pump current. The proposed duty cycle corrector was implemented using an 80nm DRAM process with 1.8V supply voltage. The simulation result shows that the proposed duty cycle corrector improves the settling time up to $70{\sim}80%$ at 500MHz clock frequency for the same duty correction accuracy as the conventional analog DCC.

• 디지털콘텐츠학회 논문지
• /
• 제19권9호
• /
• pp.1779-1785
• /
• 2018

본 연구에서는 사물인터넷 기술을 이용하는 스마트 웨어러블 기기의 상황인식 기능을 향상시키기 위하여 센서부의 이벤트 데이터에 대한 오차 보정 방안을 제안하였다. 스마트 기기를 통한 상황인식에서 기기의 특성상 필수적인 상황 정보 센싱을 함에 있어서 오차가 불가피하게 발생하고, 이는 예측 성능을 저하시키는 요인이 된다. 이러한 문제를 해결하기 위하여 본 연구에서는 칼만필터의 오류보정 알고리즘을 적용하여 스마트기기의 3축 가속도 센서에서 입수되는 신호 값을 보정하였다. 결과적으로 시계열 데이터를 이루는 3축 가속도 센서가 감지하여 보고하는 데이터에 대한 처리 과정에서 발생하는 오차를 칼만필터를 통하여 효과적으로 제거할 수 있었다. 이 연구가 차후 개발되어질 실시간 상황인지 시스템의 성능을 향상시켜 줄 수 있을 것이라 기대한다.

• ETRI Journal
• /
• 제29권5호
• /
• pp.596-606
• /
• 2007

It is well known that an OFDM receiver is vulnerable to synchronization errors. Despite fine estimations used in the initial acquisition, there are still residual synchronization errors. Though these errors are very small, they severely degrade the bit error rate (BER) performance. In this paper, we propose a residual error elimination scheme for the digital OFDM baseband receiver aiming to improve the overall BER performance. Three improvements on existing schemes are made: a pilot-aided recursive algorithm for joint estimation of the residual carrier frequency and sampling time offsets; a delay-based timing error correction technique, which smoothly adjusts the incoming data stream without resampling disturbance; and a decision-directed channel gain update algorithm based on recursive least-squares criterion, which offers faster convergence and smaller error than the least-mean-squares algorithms. Simulation results show that the proposed scheme works well in the multipath channel, and its performance is close to that of an OFDM system with perfect synchronization parameters.

• 한국통신학회논문지
• /
• 제35권5A호
• /
• pp.504-512
• /
• 2010

본 논문에서는 무선 USB 칩-셋 내 무선통신시스템단에 적용될 수 있는 6비트 800MS/s 플래쉬 A/D 변환기를 설계하였다. 기존의 A/D 변환기에서 서로 독립적으로 사용되던 오차보정회로단과 동기화단을 하나의 회로로 간소화 시켜서, 하드웨어에 대한 부담을 감소시켰다. 제안한 오차보정회로는 기존의 오차보정회로보다 MOS 트랜지스터의 수를 5개 감소시킬 수 있으며, 오차보정회로 한 개당 면적은 9% 정도 감소하게 된다. 설계된 A/D 변환기는 $0.18{\mu}m$ CMOS 1-poly 6-metal 공정으로 제작되었으며 측정 결과 입력 범위 0.8Vpp, 1.8V의 전원 전압에서 182mW의 전력 소모를 나타내었다. 800MS/s의 변환속도와 128.1MHz의 입력주파수에서 4.0비트의 ENOB을 나타내었다.

• 한국광학회지
• /
• 제17권5호
• /
• pp.420-429
• /
• 2006

곡률, 두께, 굴절률 오차와 같은 광축대칭 오차요인들 때문에 상면이 이동하는 디지털 카메라용 줌렌즈 광학계에서 보상자를 이동시켜서 상면을 고정시키는 조건을 가우스 괄호법을 이용하여 유도하였다. 그리고 줌렌즈 광학계의 일반적인 세 가지 형태(3군, 4군, 5군 줌렌즈)를 사용하여 이 조건의 타당성을 검증하였다. 이러한 줌렌즈 형태에서 각 면의 곡률, 두께, 굴절률 등을 공차 내에서 Monte Carlo 방법에 따라 임의로 변화시켰을 때, 보상자의 이동량의 분포가 정규분포를 이루는 것을 확인하였다. 그리고 이로부터 공정능력을 계산하여 보상자의 최대 이동량에서 이에 따른 불량률을 이론적으로 예측하는 방법을 제시하였다.