• 비파괴검사학회지
• /
• 제29권4호
• /
• pp.299-307
• /
• 2009

광섬유 센서 기술은 기존의 상용 센서의 어려움을 극복할 수 있어 전자기학 잡음과 전기 쇼크의 영향이 강한 폭발환경에서도 충분히 사용이 가능하다. 최근 이러한 장점들로 인해 여러 종류의 광섬유 센서들이 활발히 연구 개발되고 있다. 또한 비파괴검사/평가 분야로써 구조 건전성 감시를 위한 광섬유 센서의 다양한 적용 연구 분야가 존재한다. 그러나 로드셀과 같은 종류의 센서들은 상대적으로 상용화가 미흡한 실정이다. 본 논문에서는 광섬유 브래그 격자 센서를 사용한 광섬유 로드셀을 보여준다. 본 로드셀의 형상은 링크타입이고, 세 개의 광섬유 브래그 격자 센서를 사용하여 세 지점의 변형률을 각기 측정한다 특히 이들 변형률은 온도와 같은 동상 잡음을 제거하기 위해 차동법을 사용하여 신호처리 된다. 더 나아가 본 로드셀의 감도, 선형성 그리고 해상도를 인장실험을 통해 성공적으로 검증하였다.

• 한국정보통신학회논문지
• /
• 제17권10호
• /
• pp.2369-2379
• /
• 2013

본 논문에서는 의료영상 뿐만 아니라 비파괴검사 등에 활용되고 있는 CMOS x-ray 라인 스캔 센서를 설계하였다. x-ray 라인 스캔 센서는 512열${\times}$4행의 픽셀 어레이(pixel array)를 갖고 있으며, DC-DC 변환기(converter)를 내장하였다. Binning 모드를 이용하여 픽셀 사이즈가 $100{\mu}m$, $200{\mu}m$, $400{\mu}m$이 되도록 선택할 수 있도록 하기 위해 no binning 모드, $2{\times}2$ binning 모드와 $4{\times}4$ binning 모드를 지원하는 픽셀 회로를 새롭게 제안하였다. 그리고 power supply noise와 입력 common mode noise에 둔감한 이미지 신호인 fully differential 신호를 출력하도록 설계하였다. $0.18{\mu}m$ x-ray CMOS 이미지 센서 공정을 이용하여 설계된 라인 스캔 센서의 레이아웃 면적은 $51,304{\mu}m{\times}5,945{\mu}m$ 이다.

• 한국콘크리트학회:학술대회논문집
• /
• 한국콘크리트학회 2008년도 춘계 학술발표회 제20권1호
• /
• pp.9-12
• /
• 2008

PSC-I거더형태는 교량설계에 있어 널리 쓰이는 형태이다. 현재 일부 선진국가들은 고강도콘크리트를 교량에 적용하고 있는 반면 국내에는 다소 낮은 강도의 콘크리트(40MPa)를 사용하고 있다. 이에 따라 본 논문은 고강도 콘크리트를 실용화하기 위해 고강도 콘크리트를 타설한 부재의 특성과 거동에 대해 연구하였다. 이를 위해 4개의 거더를 제작하여 부재의 성능과 구조적 거동을 분석하였다. 실험에 앞서 상용프로그램을 이용하여 예상되는 거동을 구조해석을 통해 알아보았다. 스틸 게이지와 콘크리트 게이지를 매립하여 철근과 콘크리트의 종방향, 횡방향 변형율을 측정하였고. LVDT(Linear Variable Differential Transducer)을 중앙부와 지점에 설치해 부재의 처짐 및 변형을 측정하였다. 긴장작업시와 구조실험간 하중-처짐 관계와 균열하중의 실험결과를 구조해석 결과와 비교 분석하였다. 이를 통해 고강도 콘크리트를 부재에 적용하였을 때 거동변화와 긍정적인 효과에 대해 알아보았다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.473-483
• /
• 2005

In this paper, we propose two LC voltage-controlled oscillators (VCOs) that improve both phase noise and tuning range. With both 1/f induced low-frequency noise and low-frequency thermal noise around DC or around harmonics suppressed significantly by the employment of a current-current negative feedback (CCNF) loop, the phase noise in the CCNF LC VCO has been improved by about 10 dB at 6 MHz offset compared to the conventional LC VCO. The phase noise of the CCNF VCO was measured as -112 dBc/Hz at 6 MHz offset from 5.5 GHz carrier frequency. Also, we present a bandwidth-enhanced LC VCO whose tuning range has been increased about 250 % by connecting the varactor to the bases of the cross-coupled pair. The phase noise of the bandwidth-enhanced LC-tank VCO has been improved by about 6 dB at 6 MHz offset compared to the conventional LC VCO. The phase noise reduction has been achieved because the DC-decoupling capacitor Cc prevents the output common-mode level from modulating the varactor bias point, and the signal power increases in the LC-tank resonator. The bandwidth-enhanced LC VCO represents a 12 % bandwidth and phase noise of -108 dBc/Hz at 6 MHz offset.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.9-14
• /
• 2013

본 논문은 DLL 기술을 사용하여서 낮은 위상잡음을 갖는 주파수 체배기를 설계 하였다. VCDL은 공통모드 잡음을 줄이기 위해서 차동구조를 이용하여 설계 되었다. 이번 설계는 65nm, 1.2V TSMC CMOS 공정을 이용 하였고, 동작 주파수 범위는 10MHz에서 24MHz로 측정되었다. TCXO를 기준 주파수로 사용하여 위상잡음을 측정하였을 때 38.4MHz의 출력에서 1MHz offset 기준으로 -125dBc/Hz가 측정되었다. 총 면적은 $0.032mm^2$을 사용하였고, 출력 버퍼를 포함하여 총 1.8mA의 전류를 칩에서 소비하였다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권6호
• /
• pp.416-424
• /
• 2014

This paper presents an 8-bit pipelined analog-to-digital converter. The supply voltage applied for comparators and other sub-blocks of the ADC were 0.7V and 0.5V, respectively. This low power ADC utilizes the capacitive charge pump technique combined with a source-follower and calibration to resolve the need for the opamp. The differential charge pump technique does not require any common mode feedback circuit. The entire structure of the ADC is based on fully dynamic circuits that enable the design of a very low power ADC. The ADC was designed to operate at 1MS/s in 90nm CMOS process, where simulated results using ADS2011 show the peak SNDR and SFDR of the ADC to be 47.8 dB (7.64 ENOB) and 59 dB respectively. The ADC consumes less than 1mW for all active dynamic and digital circuitries.

• 대한의용생체공학회:의공학회지
• /
• 제26권4호
• /
• pp.215-221
• /
• 2005

We describe the development of a prototype multi-channel electrical impedance tomography (EIT) system. The EIT system can be equipped with either a single-ended current source or a balanced current source. Each current source can inject current between any chosen pair of electrodes. In order to reduce the data acquisition time, we implemented multiple digital voltmeters simultaneously acquiring and demodulating voltage signals. Each voltmeter measures a differential voltage between a fixed pair of adjacent electrodes. All voltmeters are configured in a radially symmetric architecture to optimize the routing of wires and minimize cross-talks. To maximize the signal-to-noise ratio, we implemented techniques such as digital waveform generation, Howland current pump circuit with a generalized impedance converter, digital phase-sensitive demodulation, tri-axial cables with both grounded and driven shields, and others. The performance of the EIT system was evaluated in terms of common-mode rejection ratio, signal-to-noise ratio, and reciprocity error. Future design of a more innovative EIT system including battery operation, miniaturization, and wireless techniques is suggested.

• ETRI Journal
• /
• 제42권5호
• /
• pp.773-780
• /
• 2020

A 40 nm complementary metal oxide semiconductor carrier-aggregated drive amplifier with high linearity is presented for sub-GHz Internet of Things applications. The proposed drive amplifier consists of two high linear amplifiers, which are composed of five differential cascode cells. Carrier aggregation can be achieved by switching on both the driver amplifiers simultaneously and combining the two independent signals in the current mode. The common gate bias of the cascode cells is selected to maximize the output 1 dB compression point (P1dB) to support high-linear wideband applications, and is used for the local supply voltage of digital circuitry for gain control. The proposed circuit achieved an output P1dB of 10.7 dBm with over 22.8 dBm of output 3rd-order intercept point up to 0.9 GHz and demonstrated a 55 dBc adjacent channel leakage ratio (ACLR) for the 802.11af with -5 dBm channel power. To the best of our knowledge, this is the first demonstration of the wideband carrier-aggregated drive amplifier that achieves the highest ACLR performance.

• 대한전자공학회논문지TC
• /
• 제45권10호
• /
• pp.71-79
• /
• 2008

본 논문은 고속 전기철도 시설로 인해 가입자 통신선로에서 발생하는 전력유도에 대한 현상과 관련 규정 및 유도전압 측정 결과를 분석한 것이다. 전력유도 현상의 명확한 이해를 돕기 위하여 이론적 배경을 제시하였고, 국내 법규에서 이상시유도위험전압, 상시유도위험종전압, 기기오동작유도종전압, 잡음전압 등으로 구분되는 유도전압 중에서 공통모드 전압에 해당하는 상시유도위험종전압과 잡음평형도 평가에 필요한 선대지잡음전압 및 차동모드전압인 선간잡음전압을 우리나라 고시 측정방법에 따라 측정하였다. 측정을 위해 이격거리가 각각 약 20 m와 300 m인 2 km 길이의 통신선로를 설치하여 실험하였으며 측정된 유도전압의 변화 및 파형 특성 등을 비교, 분석함으로써 고속전철에 의한 통신선로 전력유도 현상을 고찰하고 현행 측정방법의 타당성을 검토하였다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2004년도 춘계학술대회 논문집
• /
• pp.11-15
• /
• 2004

본 논문은 개인용 컴퓨터(PC)에 적합한 EMC 필터의 제작에 대해서 다룬다. PC는 CPU를 포함한 여러 소자들이 모여 있어 각 장치들간에 서로 많은 간섭이 일어날 수 있고, PC와 연결되는 여러 외투 장치들에 영향을 받아 불요 전자파가 많이 발생될 수 있다. 따라서 본 연구에서는 PC를 측정대상기기(EUT)로 하여 임피던스에 적합한 노이즈 저감 필터를 제작하였다. 관통형(Feed-through) 컨덴서와 높은 투자율을 가진 페라이트 비드로 구성된 필터를 제작한 필터와 함께 적용하여 PC용 EMC 필터를 제작하였다. 실험을 통해서 제작한 필터가 10 MHz ∼ 1.5 GHz에서 삽입손실이 40 dB 이상 감쇠되며, CISPR Pub. 22 규격과 IEC 61000-4-4의 level 4까지 만족함을 알 수 있었다.