• 제목/요약/키워드: Die Design Parameters

검색결과 233건 처리시간 0.018초

인공신경망 구조에 따른 사출 성형폼 품질의 예측성능 차이에 대한 비교 연구 (A study on the comparison of the predicting performance of quality of injection molded product according to the structure of artificial neural network)

  • 양동철;이준한;김종선
    • Design & Manufacturing
    • /
    • 제15권1호
    • /
    • pp.48-56
    • /
    • 2021
  • The quality of products produced by injection molding process is greatly influenced by the process variables set on the injection molding machine during manufacturing. It is very difficult to predict the quality of injection molded product considering the stochastic nature of manufacturing process, because the process variables complexly affect the quality of the injection molded product. In the present study we predicted the quality of injection molded product using Artificial Neural Network (ANN) method specifically from Multiple Input Single Output (MISO) and Multiple Input Multiple Output (MIMO) perspectives. In order to train the ANN model a systematic plan was prepared based on a combination of orthogonal sampling and random sampling methods to represent various and robust patterns with small number of experiments. According to the plan the injection molding experiments were conducted to generate data that was separated into training, validation and test data groups to optimize the parameters of the ANN model and evaluate predicting performance of 4 structures (MISO1-2, MIMO1-2). Based on the predicting performance test, it was confirmed that as the number of output variables were decreased, the predicting performance was improved. The results indicated that it is effective to use single output model when we need to predict the quality of injection molded product with high accuracy.

수치해석을 이용한 팬 아웃 웨이퍼 레벨 패키지의 휨 경향 및 신뢰성 연구 (Numerical Analysis of Warpage and Reliability of Fan-out Wafer Level Package)

  • 이미경;정진욱;옥진영;좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제21권1호
    • /
    • pp.31-39
    • /
    • 2014
  • 최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지(wafer level package, WLP)는 fan-in 형태로, I/O 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬 아웃 웨이퍼 레벨 패키지(fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP에서 가장 심각한 문제 중의 하나는 휨(warpage)의 발생으로, 이는 FOWLP의 두께가 기존 패키지에 비하여 얇고, 다이 레벨 패키지 보다 휨의 크기가 매우 크기 때문이다. 휨의 발생은 후속 공정의 수율 및 웨이퍼 핸들링에 영향을 미친다. 본 연구에서는 FOWLP의 휨의 특성과 휨에 영향을 미치는 주요 인자에 대해서 수치해석을 이용하여 분석하였다. 휨을 최소화하기 위하여 여러 종류의 epoxy mold compound (EMC) 및 캐리어 재질을 사용하였을 경우에 대해서 휨의 크기를 비교하였다. 또한 FOWLP의 주요 공정인 EMC 몰딩 후, 그리고 캐리어 분리(detachment) 공정 후의 휨의 크기를 각각 해석하였다. 해석 결과, EMC 몰딩 후에 발생한 휨에 가장 영향을 미치는 인자는 EMC의 CTE이며, EMC의 CTE를 낮추거나 Tg(유리천이온도)를 높임으로서 휨을 감소시킬 수 있다. 캐리어 재질로는 Alloy42 재질이 가장 낮은 휨을 보였으며, 따라서 가격, 산화 문제, 열전달 문제를 고려하여 볼 때 Alloy 42 혹은 SUS 재질이 캐리어로서 적합할 것으로 판단된다.

새로운 가변 Degeneration 저항을 사용한 2.5V 300MHz 80dB CMOS VGA 설계 (Design of a 2.5V 300MHz 80dB CMOS VGA Using a New Variable Degeneration Resistor)

  • 권덕기;문요섭;김거성;박종태;유종근
    • 대한전자공학회논문지SD
    • /
    • 제40권9호
    • /
    • pp.673-684
    • /
    • 2003
  • 디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 degenerated 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 degeneration 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R ladder 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 degeneration 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 degeneration 저항에서의 dc 전압 강하를 제거한 새로운 가변 degeneration 저항을 제안하였다. 제안된 이득조절 방법을 사용하여, 저전압에서 동작하는 고속의 CMOS VGA를 설계하였다. 0.2㎛ CMOS 공정변수를 사용하여 HSPICE 모의실험을 한 결과, 설계된 VGA는 360MHz의 대역폭과 80dB의 이득조절 범위를 갖는다. 이득오차는 200MHz에서 0.4dB보다 작으며 300MHz에서는 1.4dB보다 작다. 설계된 회로는 2.5V의 전원전압에서 10.8mA의 전류를 소모하며, 칩 면적은 1190㎛×360㎛이다.