• 한국재료학회지
• /
• 제9권1호
• /
• pp.86-91
• /
• 1999

(001) $\textrm{SrTiO}_3$(STO) 기판위에 고온초전도 $\textrm{YBa}_{2}\textrm{Cu}_{3}\textrm{O}_{7-x}$(YBCO)박막을 이용한 계단형 모서리 임계접합을 제조하였다. STO (100) 단결정 기판위에 계단형 모서리(step-edge)를 제작하기 위한 이온밀링 마스크로 plasma enhanced chemical vapor deposition방법으로 증착된 diamond-like carbon (DLC) 박막을 사용하였고, oxygen reactive ion etch 방법으로 건식식각하였다. 이렇게 제작된 계단형 모서리 기판위에 c-축 수직한 YBCO 박막과 STO박막을 pulsed laser deposition방법으로 에피텍셜하게 증착하였다. 계단의 상층과 하층에서 모두 임계가 형성되었으며 이 접합의 임계온도는 77 K 이상이었고 16K에서 $\textrm{I}_{c}\textrm{R}_{n}$products가 7.5mV, 77 K에서 0.3mV의 값을 나타내었다. 이들 전류-전압 특성은 two noisy resistively shunted Josephson junction 모델을 잘 만족하였다.

• 한국자기학회지
• /
• 제19권2호
• /
• pp.47-51
• /
• 2009

유리판 위에 증착된 다결정 Fe 자성박막의 두께에 따른 표면 결정 구조가 Ti : Sapphire 레이저를 사용하여 조사되었다. 비선형 광학 유전율의 결정구조에 따른 대칭성에 대한 계산으로부터 박막 표면은 $C_{2v}$에 매우 가까운 $C_s$ 구조를 갖음을 보였다. 이러한 광학적 회전 이방성은 임의 방향의 그레인으로 구성된 다결정 구조의 박막에서는 매우 이례적인 일이다. 이차조화파로부터 얻은 이 결과는 (110) bcc 형태로 자란 X선 회절 결과와도 일치하는 것으로 매우 얇은 상태일 때 가지고 있던 박막 표면의 등방 구조가 두께가 증가함에 따라 바뀌면서 bulk 상태의 구조를 점차적으로 갖게 됨을 보여주고 있다.

• 마이크로전자및패키징학회지
• /
• 제19권1호
• /
• pp.61-66
• /
• 2012

반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위해 화학적-기계적 연마(CMP: Chemical-Mechanical Planarization) 공정이 도입되었으며 반도체 패턴의 미세화와 다층화에 따라 화학적-기계적 연마 공정의 중요성은 더욱 강조되고 있다. 화학적-기계적 연마공정이란 화학적 반응과 기계적 힘을 동시에 이용하여 표면을 평탄화하는 공정으로, 화학적-기계적 연마 공정은 압력, 속도 등의 공정조건과, 화학적 반응을 유도하는 슬러리(Slurry), 기계적 힘을 위한 패드 등에 의해 복합적으로 영향을 받는다. 패드 컨디셔닝이란 컨디셔너가 화학적-기계적 연마 공정 중에 지속적으로 패드 표면을 연마하여 패드의 손상된 부분을 제거하고 새로운 표면을 노출시켜 패드의 상태를 일정하게 유지시키는 것을 말한다. 한편, 금속박막의 화학적-기계적 연마 공정에 사용되는 슬러리는 금속박막과 산화반응을 하기 위하여 산화제를 포함하는데, 산화제는 금속 컨디셔너 표면을 산화시켜 부식을 야기한다. 컨디셔너의 표면부식은 반도체 수율에 직접적인 영향을 줄 수 있는 스크래치(Scratch) 등을 발생시킬 뿐만 아니라, 컨디셔너의 수명도 저하시키게 되므로 이를 방지하기 위한 노력이 매우 중요하다. 본 연구에서는 컨디셔너 표면에 슬러리와 컨디셔너 표면 간에 일어나는 표면부식을 방지하기 위하여 유기박막을 표면에 증착하여 부식을 방지하고자 하였다. 컨디셔너 제작에 사용되는 금속인 니켈과 니켈 합금을 기판으로 하고, 증착된 유기박막으로는 자기조립단분자막(SAM: Self-Assembled Monolayer)과 불화탄소(FC: FluoroCarbon) 박막을 증착하였다. 자기조립단분자막은 2가지 전구체(Perfluoroctyltrichloro silane(FOTS), Dodecanethiol(DT))를 사용하여 기상 자기조립 단분자막 증착(Vapor SAM) 방법으로 증착하였고, 불화탄소막은 10 nm, 50 nm, 100 nm 두께로 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition, SRN-504, Sorona, Korea) 방법으로 증착하여 표면의 부식특성을 평가하였다. 표면 부식 특성은 동전위분극법(Potentiodynamic Polarization)과 전기화학적 임피던스 측정법(Electrochemical Impedance Spectroscopy(EIS)) 등의 전기화학 분석법을 사용하여 평가되었다. 또한 측정된 임피던스 데이터를 전기적 등가회로(Electrical Equivalent Circuit) 모델에 적용하여 부식 방지 효율을 계산하였다. 동전위분극법과 EIS의 결과 분석으로부터 유기박막이 증착된 표면의 부식전류밀도가 감소하고, 임피던스가 증가하는 것을 확인하였다.

• 한국진공학회지
• /
• 제18권5호
• /
• pp.372-376
• /
• 2009

현대 반도체 공정에서 일정한 패턴을 생성하기 위하여 리소그래피(Lithography) 공정을 이용하고 있으나 선폭의 감소로 인하여 기존 UV를 이용한 PR(Photoresist) 이외에 e-beam을 이용한 PMMA(Polymethyl methacrylate) 리소그래피에 대한 관심이 높아지고 있다. 또한 리소그래피에 의하여 생성된 패턴은 이후 세정 공정에서 잔류물을 제거하는 과정에서 패턴 붕괴를 일으키게 되는데 이러한 패턴 붕괴에 대한 방어력은 패턴 형성 물질의 탄성력(Elastic modulus)과 비례하는 것으로 알려져 있다. 이 논문에서 우리는 PMMA의 soft-baking 이후 Hardness(H)와 Elastic modulus(Er)의 변화를 압입력을 25 uN에서 8,500 uN으로 134.52 uN 간격으로 증가시키며 측정하였다. 또한 이 실험에서 Hardness(H)와 Elastic modulus(Er)는 Hysitron사의 Triboindenter를 이용하여 측정하였고 압입팁은 Berkovich 팁을 사용하였다.