• 제목/요약/키워드: Device-to-Device communication

검색결과 3,533건 처리시간 0.027초

45nm CMOS 공정기술에 최적화된 저전압용 이득-부스팅 증폭기 기반의 1.1V 12b 100MS/s 0.43㎟ ADC (A 1.1V 12b 100MS/s 0.43㎟ ADC based on a low-voltage gain-boosting amplifier in a 45nm CMOS technology)

  • 안태지;박준상;노지현;이문교;나선필;이승훈
    • 전자공학회논문지
    • /
    • 제50권7호
    • /
    • pp.122-130
    • /
    • 2013
  • 본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

DMB 응용을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (A 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS ADC for Digital Multimedia Broadcasting applications)

  • 조영재;김용우;이승훈
    • 대한전자공학회논문지SD
    • /
    • 제43권11호
    • /
    • pp.37-47
    • /
    • 2006
  • 본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

큰느타리(새송이)버섯 스마트팜 재배를 통한 생육환경 분석 및 자실체 품질 특성 (Analysis of the growth environment and fruiting body quality of Pleurotus eryngii cultivated by Smart Farming)

  • 김길자;김다미;안호섭;최진경;김선곤
    • 한국버섯학회지
    • /
    • 제17권4호
    • /
    • pp.211-217
    • /
    • 2019
  • 최근 ICT기반 스마트팜이 급속도로 증가추세이다. 버섯의 생육환경요인은 온도, 습도, CO2, 광이 주 요인이지만 그동안 온도 위주의 자동제어가 사용되어왔다. 큰느타리버섯의 생육환경 조절은 온도는 자동제어하지만 가습과 환기는 경험을 기준으로 한 타이머 사용을 하고 있었다. 이에 본 연구에서는 온도, 습도, 환기까지 자동제어를 통해 큰느타리버섯의 1세대 스마트팜 모델을 설정하기 위한 시험을 진행하였다. 환경제어시스템 및 모니터링 장비를 설치 한 후 기존의 방법으로 재배하고 있는 상태에서 생육실의 조건과 자실체의 생육조사를 실시하였으며 그 결과를 소개하고자 한다. A농가의 경우 온도는 약 17℃에서 발이시키고 자실체 생육기에는 약 16도로 관리하였다. 습도는 초기 95%로 유지하다가 초발이 이후에는 가습을 하지 않는 경향이었다. CO2 관리는 센서도 없었으며 갓과 대의 모양을 보면서 관행적으로 환기하고 있었고 700 ppm에서 최고 2,500 ppm까지 유지하는 경향이었다. 이 농가의 자실체 품질은 평균 개체중 125 g, 대굵기 53 mm, 대길이/대굵기 비율은 1.8, 갓직경/대굵기 1.25 수준으로 A등급(특품)~B등급(상품) 사이에 해당하였다. B농가의 경우는 온도는 약 19~17℃에서 발이시키고 자실체 생육기에는 약 17℃로 관리하였고 생육후기에는 13~15℃였다. 습도는 83~95%로 육안관찰하면서 관행적으로 조절하는 경향이었다. CO2 관리는 센서는 있었으나 제어는 하지 않았고 갓과 대의 모양을 보면서 관행적으로 환기하고 있었고 640 ppm에서 최고 4,500 ppm까지 유지하는 경향이었다. 이 농가의 자실체 형태는 평균 개체중 102 g, 대굵기 48 mm, 대길이/대굵기 비율은 2.2, 갓직경/대굵기 1.2 수준이었다. 이러한 결과는 환경조건 특히 CO2 농도에 따라 큰느타리버섯의 품질이 결정됨을 알 수 있었으며 A농가의 환경조절 방법을 개선하면서 DB화하면 정밀한 스마트팜 모델로 적용할 수 있을 것으로 기대된다.