• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권1호
• /
• pp.104-109
• /
• 2008

A simple and efficient way of modeling backgating in GaAs MESFET's is presented through depletion width modulation of Schottky junction and channel-substrate interface. It is shown semi-empirically that such a modulation of depletion widths causes serious troubles in designing precision circuits since backgating drastically reduces threshold voltage of MESFET as well as drain current. Finally, some of the results are compared with reported experimental results. This model may serve as a starting point for rigorous characterization of backgating effect on various device parameters of GaAs MESFET's.

• 한국전기전자재료학회논문지
• /
• 제31권2호
• /
• pp.74-79
• /
• 2018

In this report, the results of a systematic study on the effects of polycrystalline silicon gate depletion on the reliability characteristics of metal-oxide semiconductor field-effect transistor (MOSFET) devices were discussed. The devices were fabricated using standard complimentary metal-oxide semiconductor (CMOS) processes, wherein phosphorus ion implantation with implant doses varying from $10^{13}$ to $5{\times}10^{15}cm^{-2}$ was performed to dope the polycrystalline silicon gate layer. For implant doses of $10^{14}/cm^2$ or less, the threshold voltage was increased with the formation of a depletion layer in the polycrystalline silicon gate layer. The gate-depletion effect was more pronounced for shorter channel lengths, like the narrow-width effect, which indicated that the gate-depletion effect could be used to solve the short-channel effect. In addition, the hot-carrier effects were significantly reduced for implant doses of $10^{14}/cm^2$ or less, which was attributed to the decreased gate current under the gate-depletion effects.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.I
• /
• pp.289-292
• /
• 2005

New poly-Si TFTs have been proposed and fabricated in order to increases the output channel resistance ($r_o$). The counter-doped($p^+$) source is tied to the $n^+$ source and is extended into the channel region so that it employs the reverse bias depletion in the channel. As $V_{DS}$ is increased, the depletion width is increased and the effective channel width is reduced. Therefore, the output current saturates well and the $r_o$ is increased successfully. The proposed CMOS devices may improve the amplifier gain of data driver in active-matrix displays

• 한국수자원학회논문집
• /
• 제51권2호
• /
• pp.99-107
• /
• 2018

본 연구에서는 하폭, 하상수리전도도 등의 하천수리특성을 고려할 수 있는 Baalousha (2012)의 해석해를 이용하여 안성천 상류구간 인근에 위치한 관정 17개에 대해 지하수 양수로 인한 하천수 감소량을 산정하고 그 특성을 고찰하였다. 해석해 적용을 위해서 양수시험과 시피지시험을 통해 측정한 대수층과 하상의 수리특성값을 이용하였다. 양수기간 5년 동안 양수량 대비 하천수 감소량은 약 0.23에서 0.89로 관정 위치별로 차이가 크게 나타났으며, 하천고갈인자(Stream Depletion Factor, SDF) 값이 1,000일보다 큰 경우 0.4 미만으로 양수의 영향이 작은 것으로 분석되었다. Baalousha (2012) 해석해 적용 결과를 미소하폭에 대한 Hunt (1999) 해석해 적용 결과와 비교한 결과 연구대상 지역은 상대적으로 간단한 Hunt (1999) 해석해로 지하수 양수 영향을 파악하는데 충분한 것으로 분석되었다. 또한 투수량계수, 저류계수, 하상수리전도도, 하폭, 하천-관정 이격거리, 하폭 등의 수리특성치 조합에 따른 총 3,000가지 조건에 대해 각각의 해석해로 5년 평균 하천수 감소비를 구하여 비교한 결과 하천-관정 이격거리가 하폭 보다 길어야 두 해석해의 차이가 작아 하폭의 영향이 감소하는 것으로 분석되었다.

• 한국원자력학회:학술대회논문집
• /
• 한국원자력학회 2003년도 추계학술발표대회 요약집
• /
• pp.315.1-315.1
• /
• 2003

• 대한토목학회논문집
• /
• 제40권6호
• /
• pp.555-561
• /
• 2020

본 연구에서는 상, 하부 2개의 대수층이 연결된 누수대수층에 대해 상부 1층 지하수 양수로 인한 하천수 감소량을 산정하기 위해 개발된 Hunt 해석해의 적용성을 평가하였다. 두 대수층의 투수량계수 및 저류계수, 층간 누수계수, 하천-관정 이격거리, 하상의 수리전도도, 하폭 등 다양한 수리특성치 크기 조합에 따라 양수 후 5년 평균 하천수 감소량을 해석해로 산정하고, 범용적으로 사용되고 있는 MODFLOW 지하수유동모형으로 정교하게 모의된 수치해와의 비교를 통해 하폭을 점으로 간주하여 유도한 해석해 적용 결과가 정확한지를 평가하였다. 그 결과 하천-관정 이격거리가 하폭 이상되거나, 하천고갈인자(Stream Depletion Factor)가 약 3,000일 이어야 해석해로 산정한 하천수 감소비의 오차를 0.05 아래로 줄일 수 있는 것으로 분석되었다. 또한 하상수리전도성이 1 m/d 보다 작거나, 하부대수층의 수리확산계수가 100 ㎡/d 보다 작거나, 상부와 하부대수층의 수리확산계수비가 5 이상, 층간 누수계수가 0.0004 m/d 보다 작을 때 해석해가 수치해에 비해 전반적으로 과다하게 산정되는 것으로 분석되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 D
• /
• pp.1337-1339
• /
• 1998

The trench termination scheme is introduced for high voltage devices. The curvature of the depletion region at field limiting ring is critical factor to determine the breakdown voltage. The smooth curvature of the depletion junction alleviate the electric field crowding effect around this region. In the trench field limiting ring, the radius of the depletion region is smaller than conventional field limiting ring, but the distance between every trench is spaced small enough to punchthrough before initiation of local breakdown. The trench field limiting ring on silicon can ne formed by RIE followed by oxidation on side wall surface of the trench, and polysilicon filling. The combined termination of this trench floating field ring and field plate have been designed and analyzed. The breakdown simulation by 2-dimensional TCAD shows that the cylindrical junction breakdown voltage for substrate doping might be 99 percent of the ideal breakdwon voltage for substrate doping concentration of $3\times10^{14}cm^{-3}$ with about $100{\mu}m$ of lateral termination width.

• 대한기계학회논문집B
• /
• 제41권2호
• /
• pp.109-115
• /
• 2017

전산유체해석(CFD) 기법을 이용하여 음극 지지체형 고체산화물 연료전지(SOFC)에 대한 수치해석을 수행하였다. 평판형 구조의 SOFC 에서 가스채널과 리브폭 변화에 따른 성능과 온도균일성에 관한 연구가 이루어졌다. 전산해석 툴로서는 공개소스 전산유체해석 툴박스인 OpenFOAM 을 이용하였다. 수치해석결과, 산소고갈이 일어나지 않는 범위 내에서 가스채널과 리브폭의 증가는 성능과 온도 균일성에 크게 영향을 미치지 않음을 알 수 있었다. 하지만 넓은 리브폭의 사용과 고전류밀도에서의 작동은 산소고갈로 인한 성능저하의 가능성이 있음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제15권6호
• /
• pp.1349-1354
• /
• 2011

본 연구에서는 CdZnS와 CdTe로 구성되는 이종접합 소자를 제작하고 커패시턴스-전압 특성을 조사하였다. CdS/CdTe 접합의 경우, 역방향 바이어스가 증가함에 따라 공핍층의 폭이 커져 커패시턴스 값이 약간 감소하였으나 CdZnS/CdTe 접합에서는 CdTe 박막 내에서의 공핍층 폭이 바이어스에 크게 영향을 받지 않아 커패시턴스 값이 역방향 바이어스에 따라 거의 변화가 없었다. 바이어스 전압을 인가하지 않은 상태에서의 공핍층 폭은 높은 CdZnS 박막의 비저항 및 낮은 캐리어 농도로 인해 CdS/CdTe 접합보다 CdZnS/CdTe 접합에서 보다 큰 값을 나타내었다. CdZnS/CdTe 태양전지의 개방전압은 Zn의 비율이 커짐에 따라 CdZnS 박막과 CdTe 박막의 전자 친화력 차이의 감소로 인하여 크게 증가하였으나, Zn 비율이 0.35 이상인 경우 오히려 감소함을 알 수 있었다. 또한 CdZnS 박막의 높은 비저항이 태양전지의 직렬저항을 상승시켜 전지의 변환 효율은 오히려 감소함을 알 수 있었다.

• 전기의세계
• /
• 제27권4호
• /
• pp.45-51
• /
• 1978

A new method of realizing the field effect transistor with a sub-.mu. channel width is described. The sub-.mu. channel width is made possible by etching grooves into n$^{+}$ pn$^{[-10]}$ n$^{[-10]}$ structure and using p region at the wall for the channel region of the Metal-Oxide-Semiconductor transistor (MOST), or by diffusing two different types of impurities through the same diffusion mask and using p region at the surface for the channel region of MOST. When the drain voltage is increased at the pn$^{[-10]}$ drainjunction the depletion layer extends into the n$^{[-10]}$ region instead of into p region; this is also the secret of success to realize the sub-.mu. channel width. As the result of the experimental fabrication, a microwave MOST was obtained. The cut-off frequency was calculated to be 15.4 GHz by Linvill's power equation using the measured capacitances and transconductance.