• 대한전자공학회논문지SD
• /
• 제41권1호
• /
• pp.53-60
• /
• 2004

본 논문에서는 샘플링 주파수보다 더 높은 입력 대역폭을 얻기 위해서 개선된 부트스트래핑 기법을 적용한 l0b 150 MSample/s A/D를 제안한다. 제안하는 ADC는 다단 파이프라인 구조를 사용하였고, MDAC의 캐패시터 수를 $50\%$로 줄이는 병합 캐패시터 스위칭 기법을 적용하였으며, 저항 및 캐패시턴스의 부하를 고속에서 구동할 수 있는 기준 전류/전압 발생기와 고속 측정이 용이한 decimator를 온-칩으로 구현하였다. 제안하는 ADC 시제품은 0.18 um IP6M CMOS 공정을 이용하여 설계 및 제작되었고, 시제품 ADC의 측정된 DNL과 INL은 각각 $-0.56{\~}+0.69$ LSB, $-1.50{\~}+0.68$ LSB 수준을 보여준다. 또한, 시제품 측정결과 150 MSample/s 샘플링 주파수에서 52 dB의 SNDR을 얻을 수 있었고, 입/출력단의 패드를 제외한 시제품 칩 면적은 2.2 mm2 (= 1.4 mm ${\times}$ 1.6 mm)이며, 최대 동작 주파수인 150 MHz에서 측정된 전력 소모는 123 mW이다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.591-597
• /
• 2021

본 논문에서는 전자파 방출을 줄이기 위해 필터나 디커플링 캐패시터를 사용하는 대신에 PCB 내의 칩 배치, 배선 모양 등을 변경하여 위험신호의 배선 길이와 귀환경로를 짧게 하는 EMC 고려 PCB 설계 기법을 제안하였다. 제안하는 기법에서는 PCB 상의 여러 가지 신호에 대해 신호속도를 계산하고, 신호속도가 가장 높은 위험신호에 대해 선로를 가능한 짧게 하도록 가장 먼저 칩의 위치를 선정하고 배선도 가장 먼저 수행해야 한다. 또 위험신호의 귀환경로에 불연속이 발생하지 않도록 설계하며 귀환경로의 기준이 되는 전원판과 접지판이 분할되어 있지 않도록 한다. CISPR-32, CISPR-25 등의 전자파 적합성 시험을 통과하지 못했던 차량용 블루투스 지향성 스피커에 이 기법을 적용하여 PCB를 재설계한 후 EMC 측정을 수행하였더니 해당 전자파 적합성 시험을 수월하게 통과할 수 있었다. 제안하는 기법은 EMC 특성이 중요한 전자기기에 유용하게 쓰일 수 있다.

• 한국전자파학회논문지
• /
• 제26권2호
• /
• pp.135-147
• /
• 2015

전자 산업에서의 소형화와 디지털화에 따라 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitors: MLCC) 또한 DC Blocking, 디커플링, 필터링 등의 기능이 이에 부응하여 그 수요가 꾸준히 증가해왔다. 이에 따라 MLCC의 등가회로를 모델링하는 기법이 많이 연구되었는데, 지금까지의 연구를 살펴보면 대부분이 소자의 주파수 특성을 측정한 후, 그 결과를 바탕으로 소자를 모델링하므로 제작 과정과 측정 과정에서 물질적, 시간적 손실을 수반한다. 이를 해결하기 위한 방법으로 본 논문에서는 구조 정보와 물질 정보로부터 설계단계에서 MLCC의 임피던스 특성을 예측할 수 있는 모델링 방법을 제시한다. 미분 방정식으로 표현되는 결합 전송선로 방정식으로부터 임의의 N개 층을 가지는 다층 평판 커패시터(N-Layer Capacitor)의 임피던스를 구조 정보와 물질 정보의 수식으로 표현할 수 있음을 보였다. 이렇게 정의된 임피던스 수식으로부터 임의의 구조 정보와 물질 정보를 가지는 MLCC의 임피던스를 예측하였으며, EM 시뮬레이션 결과와 비교하였다. 그 결과, 제시한 임피던스 예측 모델링 결과와 측정 결과가 잘 일치하였고, EM 시뮬레이션보다 훨씬 빠르게 예측 결과를 얻을 수 있음을 보였다.