• 방송공학회논문지
• /
• 제16권4호
• /
• pp.635-646
• /
• 2011

분산 비디오 압축 기술은 부호화기의 복잡한 과정을 복호화기로 이동시킴으로써 저복잡도 부호화기를 가능하게 한다. 하지만 WZ 복호화기는 움직임 예측/보상 과정뿐만 아니라 채널 복호 과정까지 수행하기 때문에 복호화 과정의 높은 복잡도가 문제점으로 지적되고 있다. LDPC 부호의 복호화는 상당히 반복적인 과정으로 수행되기 때문에 그 수행 횟수만큼 복잡도가 늘어나는데, 실제로 이러한 반복적인 복호 과정은 전체 WZ 복호화 복잡도의 60% 이상을 차지하고 있기 때문에 복잡도 절감의 주요 대상이다. 따라서 이러한 복잡도 절감을 위해 과거에 HDA(Hard Decision Aided) 방법을 적용하는 방법이 제안되었다. HDA 방법은 해당 패리티에 대한 복호 과정의 복잡도를 상당량 줄여주지만, 채널 복호가 성공하기에 부족한 패리티량에 대해서도 여전히 복호 과정을 수행하는 문제점을 가지고 있다. 따라서 이러한 소모적인 과정을 줄임으로써 추가적인 복잡도 절감 효과를 얻을 수 있다. 이에 본 논문에서는 비트 플레인 간의 상관도와 시간적 상관도에 기반하여 최소 연산으로 패리티 요구량을 예측하는 방법을 제안한다. 제안 방법과 HDA 방법을 함께 적용할 경우 채널 복호 과정에서는 평균 72% 정도의 고속 복호가 가능하며, 저하되는 율 왜곡 성능은 -0.0275 dB (BDPSNR) 정도로상당히 낮다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.595-598
• /
• 2005

MPEG-4 Visual은 객체 기반의 동영상 압축 국제 표준으로서 멀티미디어 통신에서부터 HDTV에 이르는 광범위한 응용 분야를 지원하기 위해 설계되었다. MPEG-4 표준안은 디코더에서 처리 가능한 디코딩 복잡도를 제한하기 위해 3가지 Video Buffering Verifier 모델을 정의하고 있다. 그 중 VCV 모델은 비트스트림을 매크로블록 단위로 디코딩하는 처리 속도에 대한 제한을 정의하고 있으며, 경계와 비경계 MB 두 가지만을 구별하는 VCV와 B-VCV 모델이 있다. 본 논문에서는 최적화된 MPEG-4 Reference Software를 이용하여 직사각형 객체와 임의 형상 객체 그리고 HDTV 해상도를 지원하는 다양한 코딩 타입에 대한 MB 디코딩 시간을 측정하여 디코딩 복잡도를 평가하였다. 실험결과 디코딩 복잡도가 코딩 타입에 따라 많은 차이가 있으며 디코더에서 이용 가능한 리소스의 더욱 효율적인 사용이 가능함을 보여주었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제15권2호
• /
• pp.485-499
• /
• 2021

Although non-binary low-density parity-check (NB-LDPC) codes have better error-correction capability than that of binary LDPC codes, their decoding complexity is significantly higher. Therefore, it is crucial to reduce the decoding complexity of NB-LDPC while maintaining their error-correction capability to adopt them for various applications. The extended min-sum (EMS) algorithm is widely used for decoding NB-LDPC codes, and it reduces the complexity of check node (CN) operations via message truncation. Herein, we propose a low-cost CN processing method to reduce the complexity of CN operations, which take most of the decoding time. Unlike existing studies on low complexity CN operations, the proposed method employs quick selection algorithm, thereby reducing the hardware complexity and CN operation time. The experimental results show that the proposed selection-based CN operation is more than three times faster and achieves better error-correction performance than the conventional EMS algorithm.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.21-27
• /
• 2013

본 논문에서는 Turbo coded BICM-ID (bit-interleaved coded modulation with iterative decoding)의 구현 복잡도를 개선하기 위한 기법을 제안한다. 터보 부호는 Shannon 한계에 근접하는 우수한 성능을 나타내는 오류정정부호 (error correction code)이며 터보 부호와 고차원 변조 (high order modulation)를 결합하여 전송효율을 개선할 수 있다. BICM (bit-interleaved coded modulation)은 채널 부호와 고차원 변조 사이에 이진 인터리버를 사용하는 기법이며 복호기와 복조기 간에 정보를 주고받으며 반복 복호 (iterative decoding)를 수행하는 BICM-ID를 이용하여 성능을 개선 할 수 있다. BICM-ID는 BICM과 비교하였을 때 반복 복호로 인하여 비트오율 (bit error rate) 성능이 개선되지만 구현 복잡도가 크게 증가하는 단점이 있다. 본 논문에서는 Turbo coded BICM-ID에서 구현 복잡도를 개선하기 위한 기법을 제안한다. 제안하는 기법은 기존에 제안된 Turbo coded BICM-ID 기법과 유사한 비트오율 (bit error rate) 성능을 나타내면서 구현 복잡도를 크게 감소시킬 수 있는 장점이 있다.

• 대한전자공학회논문지TC
• /
• 제46권3호
• /
• pp.9-14
• /
• 2009

최근에 간단한 ML 복호가 가능한 rate-2, $2{\times}2$ 시공간 부호가 개발되었다. 비록 이러한 간단한 ML 복호 알고리즘이 ML 복호 복잡도를 줄여 주지만 여전히 향상될 여지가 남아 있다. 본 논문에서는 간섭제거 방법을 사용하여 ML 복호와 거의 동일한 성능을 가지면서 rate-2, $2{\times}2$ 시공간 부호를 위한 효율적인 복호 알고리즘을 제안한다. 제안된 알고리즘의 복호 복잡도는 기존의 간단한 ML 복호에 비해서도 더욱 감소하며 변조 차수가 클수록 복호 복잡도 감소율은 더욱 증가한다.

• 전자공학회논문지A
• /
• 제30A권3호
• /
• pp.16-33
• /
• 1993

New decoding algorithm of double-error-correction Reed-Solmon codes over GF(2$^{8}$) for optical compact disks is proposed and decoding algorithm of RS codes with triple-error-correcting capability is presented in this paper. First of all. efficient algorithms for estimating the number of errors in the received code words are presented. The most complex circuits in the RS decoder are parts for soving the error-location numbers from error-location polynomial, so the complexity of those circuits has a great influence on overall decoder complexity. One of the most known algorithm for searching the error-location number is Chien's method, in which all the elements of GF(2$^{m}$) are substituted into the error-location polynomial and the error-location number can be found as the elements satisfying the error-location polynomial. But Chien's scheme needs another 1 frame delay in the decoder, which reduces decoding speed as well as require more stroage circuits for the received ocode symbols. The ther is Polkinghorn method, in which the roots can be resolved directly by solving the error-location polynomial. Bur this method needs additional ROM (readonly memory) for storing tthe roots of the all possible coefficients of error-location polynomial or much more complex cicuit. Simple, efficient, and high speed method for solving the error-location number and decoding algorithm of double-error correction RS codes which reudce considerably the complexity of decoder are proposed by using Hilbert theorems in this paper. And the performance of the proposed decoding algorithm is compared with that of conventional decoding algorithms. As a result of comparison, the proposed decoding algorithm is superior to the conventional decoding algorithm with respect to decoding delay and decoder complexity. And decoding algorithm of RS codes with triple-error-correcting capability is presented, which is suitable for error-correction in digital audio tape, also.

• Journal of Communications and Networks
• /
• 제17권3호
• /
• pp.213-220
• /
• 2015

In this paper, we present a reliability-based iterative proportionality-logic decoding algorithm for two classes of structured low-density parity-check (LDPC) codes. The main contributions of this paper include: 1) Syndrome messages instead of extrinsic messages are processed and exchanged between variable nodes and check nodes, which can reduce the decoding complexity; 2) a more flexible decision mechanism is developed in which the decision threshold can be self-adjusted during the iterative process. Such decision mechanism is particularly effective for decoding the majority-logic decodable codes; 3) only part of the variable nodes satisfying the pre-designed criterion are involved for the presented algorithm, which is in the proportionality-logic sense and can further reduce the computational complexity. Simulation results show that, when combined with factor correction techniques and appropriate proportionality parameter, the presented algorithm performs well and can achieve fast decoding convergence rate while maintaining relative low decoding complexity, especially for small quantized levels (3-4 bits). The presented algorithm provides a candidate for those application scenarios where the memory load and the energy consumption are extremely constrained.

• 전자공학회논문지A
• /
• 제30A권7호
• /
• pp.12-18
• /
• 1993

We have proposed a soft-decision decoding method for block codes. With careful examinations of the first hard-decision decoded results, The candidate codewords are efficiently searched for. Thus, we can reduce the decoding complexity (the number of hard-decision decodings) and lower the block error probability. Computer simulation results are presented for the (23,12) Golay code. They show that the decoding complexity is considerably reduced and the block error probability is close to that of the maximum likelihood decoder.

• 한국통신학회논문지
• /
• 제35권4C호
• /
• pp.329-336
• /
• 2010

분산 소스 부호화 시스템은 복호복잡도가 높다는 문제점을 갖는다. 본 논문에서는 신드롬 기반의 분산 소스 부호인 low-density parity check accumulate (LDPCA) 부호의 복호복잡도를 효율적으로 낮추기 위하여 LDPC 부호에 사용되는 각종 정지조건을 LDPCA 복호기에 적용하고 이에 따른 복잡도를 평가하였다. 대표적으로 convergence of mean magnitude (CMM) 정지 조건을 적용하여, 정지 조건을 사용하지 않았을 때보다 압축부호율 손실을 2% 이하로 발생시키며 약 85%의 복호복잡도 감소 효과를 얻을 수 있었다. 더불어 사용되는 부호의 성능을 파악하고 있을 때 초기에 과잉 신드롬을 전송하는 방법과, 채널 정보가 얻기 힘든 경우 기존 정지조건을 부호율 적응적인 LDPCA 부호에 적합하게 수정하는 방법을 제안하였다.

• Journal of Communications and Networks
• /
• 제17권4호
• /
• pp.339-345
• /
• 2015

In this paper, we present an iterative reliability-based modified majority-logic decoding algorithm for two classes of structured low-density parity-check codes. Different from the conventional modified one-step majority-logic decoding algorithms, we design a turbo-like iterative strategy to recover the performance degradation caused by the simply flipping operation. The main computational loads of the presented algorithm include only binary logic and integer operations, resulting in low decoding complexity. Furthermore, by introducing the iterative set, a very small proportion (less than 6%) of variable nodes are involved in the reliability updating process, which can further reduce the computational complexity. Simulation results show that, combined with the factor correction technique and a well-designed non-uniform quantization scheme, the presented algorithm can achieve a significant performance improvement and a fast decoding speed, even with very small quantization levels (3-4 bits resolution). The presented algorithm provides a candidate for trade-offs between performance and complexity.