• 제목/요약/키워드: DSP Control

검색결과 1,197건 처리시간 0.024초

12채널 해석 심전계 시제품 개발 (Development of a 12 Channel Interpretive Electrocardiograph)

  • 이병채;함건;전영일;최광철;최근호;김원기;김준수;정기삼;이정환;이명호
    • 대한의용생체공학회:학술대회논문집
    • /
    • 대한의용생체공학회 1997년도 추계학술대회
    • /
    • pp.411-414
    • /
    • 1997
  • This paper describes the design guideline, methodology and general specification of the developed 12 channel interpretive electrocardiograph. The developed 12 channel electrocardiograph consists of main module, patient module, DSP module, interface module, power/battery module, TFT color LCD and thermal recorder. The control panel of the system has full keyboard, rotate/push button, function key and unctional indicators. The graphic user interface program conveniently allows user to record, setup, store, manage ECGs. A variety of system configurations give it ability to make user favorable environment. This system also has a resting adult's ECG analysis program. The developed system and program will be continusely evolved using a database of clinically correlated ECGs.

  • PDF

유기전압비를 이용한 디지털형 변압기 보호계전기 개발 및 성능시험에 관한 연구 (A Study on The Development and Function Test of Digital Transformer Protection Relay Using The Induced Voltage)

  • 정성교;이재경;김한도;최대길;강용철;강상희
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2001년도 추계학술대회 논문집 전력기술부문
    • /
    • pp.216-218
    • /
    • 2001
  • The transformer role is very important in power system operation and control; also its price is very expensive. Therefore many kinds of the efforts for transformer protection have been executed. So for as, current differential relay(87) has been mainly used for transformer protection. But current differential relaying method has several troubles as followings. Differential current can be occurred by transformers inrush current between winding1 and winding2 of transformer when transformer is initially energized. Also harmonic restrained element used in current differential relaying method is one of the causes of relays mal-operation because recently harmonics in power system gradually increase by power switching devices(SVC, FACTS, DSC, etc). Therefore many kinds of effort have been executed to solve the trouble of current differential relay and one of them is method using ratio of increment of flux linkages(RIFL) of the primary and secondary windings. This paper introduces a novel protective relay for power transformers using RIFL of the primary and secondary windings. Novel protective relay successfully discriminates between transformer internal faults and normal operation conditions including inrush and this paper includes real time test results using RTDS(Real Time Digital Simulator) for novel protective relay. A novel protective relay was designed using the TMS320C32 digital signal processor and consisted of DSP module. A/D converter module, DI/DO module, MMI interface module and LCD display module and developed by Xelpower co., Ltd.

  • PDF

TMS320F28335로 구현한 친환경 커패시터 전력저장장치의 양방향 디지털 제어 충/방전 시스템 (Bidirectional Charging/Discharging Digital Control System for Eco-friendly Capacitor Energy Storage Device Implemented by TMS320F28335 chip)

  • 이정임;이종현;정안열;이춘호;박종후;전희종
    • 전력전자학회논문지
    • /
    • 제15권3호
    • /
    • pp.188-198
    • /
    • 2010
  • 최근들어, 전기이중층 커패시터 등의 친환경 전력저장장치의 수요가 증가하면서, 이를 위한 양방향 충/방전기의 수요 또한 증가하고 있다. 그러나, 기존의 상용화된 아날로그 제어기를 사용하는 DC-DC 컨버터를 충 방전기로 사용하게 되면, 충/방전 레퍼런스를 제공하는 상위 디지털 제어기와 별도로 아날로그 제어기를 제작해야 하는 문제가 있고, 회로가 복잡해지며, 모드전환 시 과도응답이 좋지 않다. 이에 대한 대안으로 단일 디지털 제어기를 사용하게 되면 쉽게 구현 가능한 설계방식을 이용하여 양방향 시스템의 성능을 향상 시킬 수 있다. 본 논문에서는 단일 회로 단 양방향 벅-부스트 컨버터에 전기이중층 콘덴서를 이용한 친환경 전력저장장치의 양방향 충/방전 시스템을 구현하고, DSP(TI사 TMS320F28335)를 이용한 디지털 제어기를 적용하였다. MATLAB simulink를 이용하여 모의실험을 수행하였고, 하드웨어를 구성하여 실험한 결과, 모의실험과 마찬가지로 양방향 시스템의 응답특성이 개선되었음을 보여주었다.

전력품질 보상기와 부하모의장치의 연계시험 분석 (Performance Analysis of load simulator interconnected with Power Quality Compensator)

  • 배병열;조윤호;박용희;한병문
    • 전력전자학회논문지
    • /
    • 제12권1호
    • /
    • pp.89-97
    • /
    • 2007
  • 본 논문에서는 새로 개발된 전력품질 보상장치의 성능을 실험실에서 효과적으로 분석하기 위해 필요한 새로운 부하모의장치를 제안하였다. 제안하는 부하모의장치는 2대의 PWM 인버터가 직류 단을 공유한 구조로 선형과 비선형부하를 단일기기로 시험 가능하도록 설계되어 있다. 그리고 전력품질보상기의 하나인 능동전력필터와 연계시험을 수행하였다. 본 논문에서는 제안하는 부하모의장치와 능동전력필터의 연계 특성을 분석할 목적으로 PSCAD/EMTDC 소프트웨어를 이용하여 시뮬레이션 실시하였고 또한 실적용시 타당성을 검증할 목적으로 20kVA 용량의 부하모의장치와 10kVA용량의 능동전력필터를 제작하여 실험을 실시하였다. 시뮬레이션과 하드웨어 실험결과 제안하는 부하모의장치는 능동전력필터의 다양한 보상 능력 검증에 충분히 활용가능함을 알 수 있었다.

DWT 및 고주파 노이즈 성분 분석을 이용한 PV 시스템 인버터 노이즈 구분 및 직렬 아크 검출 (Separation Inverter Noise and Detection of DC Series Arc in PV System Based on Discrete Wavelet Transform and High Frequency Noise Component Analysis)

  • 안재범;조현빈;이진한;조찬기;이기덕;이진;임승범;류홍제
    • 전력전자학회논문지
    • /
    • 제26권4호
    • /
    • pp.271-276
    • /
    • 2021
  • Arc fault detector based on multilevel DWT with analysis of high-frequency noise components over 100 kHz is proposed in this study to improve the performance in detecting serial arcs and distinguishing them from inverter noise in PV systems. PV inverters generally operate at a frequency range of 20-50 kHz for switching operation and maximum power tracking control, and the effect of these frequency components on the signal for arc detection leads to negative arc detection. High-speed ADC and multilevel DWT are used in this study to analyze frequency components above 100 kHz. Such high frequency components are less influenced by inverter noise and utilized to detect as well as separate DC series arc from inverter noise. Arc detectors identify the input current of PV inverters using a Rogowski coil. The sensed signal is filtered, amplified, and used in 800kSPS ADC and DWT analysis and arc occurrence determination in DSP. An arc detection simulation facility in UL1699B was constructed and AFD tests the proposed detector were conducted to verify the performance of arc detection and performance of distinction of the negative arc. The satisfactory performance of the arc detector meets the standard of arc detection and extinguishing time of UL1699B with an arc detection time of approximately 0.11 seconds.

Discussion of Preliminary Design Review for MIRIS, the Main Payload of STSAT-3

  • Han, Won-Yong;Jin, Ho;Park, Jang-Hyun;Nam, Uk-Won;Yuk, In-Soo;Lee, Sung-Ho;Park, Young-Sik;Park, Sung-Jun;Lee, Dae-Hee;Ree, Chang-H.;Jeong, Woong-Seob;Moon, Bong-Kon;Cha, Sang-Mok;Cho, Seoung-Hyun;Rhee, Seung-Woo;Park, Jong-Oh;Lee, Seung-Heon;Lee, Hyung-Mok;Matsumoto, Toshio
    • 한국우주과학회:학술대회논문집(한국우주과학회보)
    • /
    • 한국우주과학회 2008년도 한국우주과학회보 제17권2호
    • /
    • pp.27.1-27.1
    • /
    • 2008
  • KASI (Korea Astronomy and Space Science Institute) is developing a compact wide-field survey space telescope system, MIRIS (The Multi-purpose IR Imaging System) to be launched in 2010 as the main payload of the Korea Science and Technology Satellite 3. Through recent System Design Review (SDR) and Preliminary Design Review (PDR), most of the system design concept was reviewed and confirmed. The near IR imaging system adopted short F/2 optics for wide field low resolution observation at wavelength band 0.9~2.0 um minimizing the effect of attitude control system. The mechanical system is composed of a cover, baffle, optics, and detector system using a $256\times256$ Teledyne PICNIC FPA providing a $3.67\times3.67$ degree field of view with a pixel scale of 51.6 arcsec. We designed a support system to minimize heat transfer with Muti-Layer Insulation. The electronics of the MIRIS system is composed of 7 boards including DSP, control, SCIF. Particular attention is being paid to develop mission operation scenario for space observation to minimize IR background radiation from the Earth and Sun. The scientific purpose of MIRIS is to survey the Galactic plane in the emission line of Pa$\alpha$ ($1.88{\mu}m$) and to detect the cosmic infrared background (CIB) radiation. The CIB is being suspected to be originated from the first generation stars of the Universe and we will test this hypothesis by comparing the fluctuations in I (0.9~1.2 um) and H (1.2~2.0 um) bands to search the red shifted Lyman cutoff signature.

  • PDF

DDMB 구조에서의 런타임 메모리 최적화 알고리즘 (Run-time Memory Optimization Algorithm for the DDMB Architecture)

  • 조정훈;백윤흥;권수현
    • 정보처리학회논문지A
    • /
    • 제13A권5호
    • /
    • pp.413-420
    • /
    • 2006
  • 대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.