• 한국전기전자재료학회논문지
• /
• 제11권2호
• /
• pp.133-137
• /
• 1998

$(Pb_{0.72}La_{0.28})Ti_{0.93}O_3(PLT(28))$ thin films were fabricated by pulsed laser deposition. PLT films deposited on $Pt/Ti/SiO_2/Si$ at $600^{\circ}C$ had a preferred orientation in (111) plane and at $550^{\circ}C$ had a (100) preferred orientation. We found that (111) preferred oriented films had well grown normal to substrate surface. This PLT(28) thin films of $1{\mu}m$ thickness had dielectric properties of ${\varepsilon}_r$=1300, dielectric $loss{\fallingdotseq}0.03 $. and had charge storage density of 10 [${\mu}C/cm^2$] and leakage current density of less than $10^{-6}[A/cm^2]$ at 100[kV/cm]. These results indicated that the PLT(28) thin films fabricated by pulsed laser deposition are suitable for DRAM capacitor application.

• 기술경영경제학회:학술대회논문집
• /
• 기술경영경제학회 2003년도 제22회 동계학술발표회 논문집
• /
• pp.173-190
• /
• 2003

수요예측은 국가와 기업의 전략수립과 효율적인 자원활용에 있어서 필수적인 사전기획요소이다. 본 논문은 이산선택모델과 확산모델을 복합적으로 고려하여 다세대 제품의 수요를 예측하였다. 이산선택모델은 정적인 관점에서 소비자들의 제품에 대한 평가를 분석하는 모델이다. 본 논문에서는 이러한 이산선택모델에 수요의 동적인 변화양상을 고려할 수 있는 확산모델을 결합하였다. 실증분석으로서 1999년에서 2005년까지의 세계 DRAM시장 수요를 예측하였다. 또한, DRAM의 가격과 기억용량에 대해 '무어의 법칙' 과 '학습곡선'을 각각 적용한 기술예측을 시도하였으며, 이를 바탕으로 보다 정교한 예측모델을 전개하였다. 제시된 모델은 산업수준의 자료를 이용하였으므로, 이산선택모델을 inversion 하여 분석을 시도하였다. 이를 통해 기존세대의 DRAM 제품에 대한 수요뿐만 아니라, 새로운 세대의 DRAM 제품에 대한 수요를 비교적 정확히 예측할 수 있었다.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.65-70
• /
• 2021

최근 모바일 앱의 수가 급증하면서 스마트폰의 메모리 크기 또한 크게 증가하고 있다. 메모리 매체인 DRAM은 모든 셀이 지속적인 전원재공급 연산을 수행해야 내용이 유지되는 휘발성 매체로 메모리 크기 증가 시 전력 소모도 그에 비례해 늘어난다. 최근 스마트폰의 메모리로 DRAM이 아닌 저전력의 비휘발성 메모리를 사용하여 배터리 소모를 줄이고자 하는 시도가 늘고 있다. 그러나, 비휘발성 메모리는 쓰기 연산에 취약성을 가지고 있어 이를 해결하기 위한 분석이 필요하다. 본 논문은 모바일 앱의 메모리 쓰기 참조 트레이스를 추출하고 그 특성을 다양한 각도에서 분석하였다. 본 논문의 연구 결과는 비휘발성 메모리가 메인 메모리로 채택되는 미래의 스마트폰 시스템에서 쓰기 효율성을 가진 메모리 관리 기법 설계에 널리 활용될 수 있을 것으로 기대된다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권2호
• /
• pp.116-124
• /
• 2001

We implemented POPeye (Probe of Performance ＋ eye), a system analysis simulator to evaluate DRAM performance in a personal computer environment. When running any real-life application programs such as Microsoft Office and Paint Shop Pro on Windows OS, POPeye simulates detailed transactions between a CPU and a memory system. Using this tool, we comparatively analyzed the performance of a DDR-SDRAM, a D-RDRAM, and a DDR-FCRAM.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권1호
• /
• pp.30-37
• /
• 2006

In this article, we evaluated the structural merits and the validity of a partially insulated MOSFET (PiFET) through the fabrication of prototype transistors and an 80 nm 512M DDR DRAM with partially-insulated cell array transistors (PiCATs). The PiFETs showed the outstanding short channel effect immunity and off-current characteristics over the conventional MOSFET, resulting from self-induced halo region, self-limiting SID shallow junction, and reduced junction area due to PiOX layer formation. The DRAM with PiCATs also showed excellent data retention time. Thus, the PiFET can be a promising alternative for ultimate scaling of planar MOSFET.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권1호
• /
• pp.45-51
• /
• 2004

We have proposed a new shallow trench isolation (STI) process using flowable oxide (F-oxide) chemical vapor deposition (CVD) for DRAM application and it was successfully developed. The combination of F-oxide CVD and HDP CVD is thought to be the superior STI gap-filling process for next generation DRAM fabrication because F-oxide not only improves STI gap-filling capability, but also the reduced local stress by F-oxide in narrow trenches leads to decrease in junction leakage and gate induced drain leakage (GIDL) current. Finally, this process increased data retention time of DRAM compared to HDP STI. However, a serious failure occurred by symphonizing its structural dependency of deposited thickness with poor resistance against HF chemicals. It could be suppressed by reducing the flow time during F-oxide deposition. It was investigated collectively in terms of device yield. In conclusion, the combination of F-oxide and HDP oxide is the very promising technology for STI gap filling process of sub-100nm DRAM technology.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.145-145
• /
• 2010

반도체 소자의 크기가 수십 나노미터 영역으로 줄어들면서, 메모리 소자 또한 미세화를 위해 새로운 기술을 요구하고 있다. 1T DRAM은 하나의 트랜지스터와 하나의 캐패시터 구조를 가진 기존의 DRAM과 달리, 캐패시터 영역을 없애고 하나의 트랜지스터만으로 동작하기 때문에 복잡한 공정과정을 줄일 수 있으며 소자집적화에도 용이하다. 또한 SOI (Silicon-On-Insulator) 기판을 사용함으로써 단채널효과와 누설전류를 감소시키고, 소비전력이 적다는 이점을 가지고 있다. 1T DRAM은 floating body effect에 의해 상부실리콘의 중성영역에 축적된 정공을 이용하여 정보를 저장하게 된다. floating body effect를 발생시키기 위해 본 연구에서는 SOI 기판을 사용한 MOSFET을 사용하였는데, SOI 기판은 불순물 도핑농도에 따라 상부실리콘의 공핍층 두께가 결정된다. 실제로 불순물을 $10^{15}cm^{-3}$ 정도 도핑을 하게 되면 완전공핍된 SOI 구조가 된다. 이는 subthreshold swing값이 작고 저전압, 저전력용 회로에 적합한 특성을 보이기 때문에 부분공핍된 SOI 구조보다 우수한 특성을 가진다. 하지만, 상부실리콘의 중성영역이 완전히 공핍되어 정공이 축적될 공간이 존재하지 않게 된다. 이를 해결하기 위해 기판에 전압을 인가 후 kink effect를 확인하여, 메모리 소자로서의 구동 가능성을 알아보았다. 본 연구에서는 상부실리콘의 두께가 감소함에 따라 1T DRAM의 메모리 특성변화를 관찰하고자, TMAH (Tetramethy Ammonuim Hydroxide) 용액을 이용한 습식식각을 통해 상부실리콘의 두께가 각기 다른 소자를 제작하였다. 제작된 소자는 66 mv/dec의 우수한 subthreshold swing 값을 나타내며 빠른 스위칭 특성을 보였다. 또한 kink effect가 발생하는 최적의 조건을 찾고, 상부실리콘의 두께가 메모리 소자의 쓰기/소거 동작의 경향성에 미치는 영향을 평가하였다.

• 한국재료학회지
• /
• 제4권4호
• /
• pp.453-458
• /
• 1994

256Mb DRAM에서 박막 커패시터로의 적용을 위해서$(Ba_{0.5}Sr_{0.5)/TiO_3$(BST)박막이 RF Magnetron Sprttering방법에 의해 제조되었다. BST박막의 결정화도는 기판온도가 높아짐에 따라 증가하였고 증착된 박막의 조성은 $(Ba_{0.48}Sr_{0.48)/TiO_{2.93}$이었다. 이때 Pt/Ti장벽층은 Si의 BST계면으로의 확산을 억제하였다. 100kHz에서의 유전상수 및 유전손실은 각각 320 및 0.022이었다. 인가전계도 (Charge Storage Density)는 40fC/$\mu \textrm{m}^{2}$, 누설전류밀도(Leakage Current Density)는 0.8$\mu A/\textrm{cm}^2$ 로서 RF Matnetron sputtering방법에 의해 제조된 BST 박막이 256Mb DRAM 적용 가능함을 보였다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.274-282
• /
• 2016

This paper proposes code optimization techniques to reduce energy consumption of complex multimedia applications in a hybrid memory system with volatile dynamic random access memory (DRAM) and non-volatile spin-transfer torque magnetoresistive RAM (STT-MRAM). The proposed approach analyzes read/write operations for variables in an application. Based on the profile, variables with a high read operation are allocated to STT-MRAM, and variables with a high write operation are allocated to DRAM to reduce energy consumption. In this paper, to optimize code for real-life complicated applications, we develop a profiler, a code modifier, and compiler/link scripts. The proposed techniques are applied to a Fast Forward Motion Picture Experts Group (FFmpeg) application. The experiment reduces energy consumption by up to 22%.

• 한국인터넷방송통신학회논문지
• /
• 제20권1호
• /
• pp.149-153
• /
• 2020

본 논문은 스마트폰 시스템에서 DRAM과 NVRAM으로 구성된 이기종 메모리를 위한 페이지 배치 기법을 제안한다. 이기종 메모리에 관한 기존 연구와 달리 본 논문은 메모리 접근에 대한 오프라인 분석에 기반하여 메모리 페이지를 배치한다. 이는 스마트폰 메모리 접근이 애플리케이션의 종류와 무관하게 특정 주소 영역에 집중적으로 나타나며, 쓰기 연산에 있어 그 편향성이 일관되게 나타난다는 점을 반영한 것이다. 제안한 기법은 오프라인 분석 결과를 토대로 NVRAM에 쓰기 트래픽이 적게 발생하도록 페이지 배치를 수행하며, 실험 결과 NVRAM에 발생하는 쓰기량을 성능 저하 없이 평균 61% 줄이는 것을 확인할 수 있었다.