• 한국시뮬레이션학회논문지
• /
• 제27권3호
• /
• pp.23-36
• /
• 2018

이산사건시스템명세(DEVS) 형식론은 이산사건시스템을 모듈러하고 계층적으로 모델링할 수 있는 잘 정의된 의미론을 제공하고 있어 이산사건시스템 모델링 시뮬레이션 (M&S)에 많이 사용되어 왔다. 이러한 수학적 표현 대신에 DEVS 다이어그램은 복잡한 시스템을 보다 직관적이며 편리한 표현력을 제공한다. 본 논문은 DEVS 다이어그램을 이용하여 표현된 모델을 시뮬레이션 코드로 체계적으로 구현하며 검증하는 DEVS 클린룸 프로세스를 제안하였다. 구체적으로, 주어진 다이어그램 모델의 적합성 검사, 테이블 DEVS 모델로의 변환, 마지막으로 시뮬레이션 소스코드로 변환하는 방법과 역으로 추적성을 기반으로 한 검사기법을 통해 정적 검증하는 구체적인 방법을 제시하였다. 간단한 예제를 통해 제안된 프로세스를 적용하는 구체적인 방법을 설명하였으며, 적용사례 통해 제안된 기법이 실용적으로 적용 가능한 효과적인 프로세스임을 확인하였다.

• 한국시뮬레이션학회논문지
• /
• 제21권2호
• /
• pp.19-30
• /
• 2012

최근 몇 십년간 이산사건시스템명세(DEVS) 형식론은 이산사건시스템을 모듈러하고 계층적으로 모델링할 수 있는 잘 정의된 의미론을 제공하여 왔다. 그럼에도 불구하고 실용 엔지니어들은 실세계의 시스템을 모델링에 적용하는데 어려움을 겪기도 하는데 이는 DEVS가 많은 상태와 사건들을 구조화되지 않은 형태로 명세해야 하는 것 때문이다. 본 논문은 집합 이론을 바탕으로 그러한 사건 및 상태집합들을 구조화된 형태로 표현하는 Structured DEVS 형식론과 이와 연관된 DEVS 다이어그램을 제안하고자 한다. 위상, 변수, 포트 등의 개념을 사용하여 집합들을 명세한 구조적 DEVS 형식론은 원래의 DEVS 형식론과 동등함을 증명하였다. DEVS 다이어그램을 이용하여 구조적 DEVS 형식론으로 표현된 예시 모델이 쉽게 객체지향 시뮬레이션 환경에서 구현될 수 있음을 보임으로써 제안된 형식론이 효과적임을 보였다.

• 한국시뮬레이션학회논문지
• /
• 제22권4호
• /
• pp.109-118
• /
• 2013

전통적으로 신뢰도 분석에 사용되는 Fault Tree Analysis의 경우 관련 분야의 전문가가 필요하고 작성자의 판단에 따라 신뢰도 분석 결과가 달라진다. 반면, Reliability Block Diagram의 경우 시스템 구성도나 Process Flow Diagram (PFD), Piping and Instrument Diagram (P&ID)을 기반으로 하기에 작성에 필요한 비용과 시간이 절감되는 장점이 있다. 본 논문에서는 Dynamic Reliability Block Diagram과 이산 사건 시뮬레이션에 널리 사용되는 DEVS 형식론을 이용하는 신뢰도 분석 방법을 제안한다. 또한 시스템 모델링 방법론 중 하나인 System Entity Structure/Model Base의 개념을 도입함으로써 다양한 설계 대안에 대한 신뢰도 분석 모델을 자동으로 생성할 수 있도록 하였다. 그리고 Reliability Block Diagram을 이용한 신뢰도 분석 시 오래 소요되는 계산 시간을 단축시키기 위해 GPU 가속 기술을 신뢰도 분석 시뮬레이션에 접목하였다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2005년도 춘계학술대회 논문집
• /
• pp.100-105
• /
• 2005

Development of complex discrete event simulators requires cooperation between domain experts and modeling experts who involve the development. With the cooperation the domain experts derive user requirement and modeling experts transform the requirement to a simulation model. This paper proposes a method for consistency verification of simulation model in DEVS formalism against the user requirement in UML diagrams. It also presents an automated tool, called VeriDEVS, which implements the proposed method. Inputs of VeriDEVS are three UML diagrams, namely use case, class and sequence diagrams, and DEVS Graph, all in Visio; outputs of a verification result is represented in PowerPoint files.