• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.176-183
• /
• 2008

본 논문에서는 DTMOS(Dynamic Threshold voltage MOSFET) 스위칭 소자를 사용한 고 효율 전원 제어 장치 (PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DTMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기(Saw-tooth generator), 밴드갭기준 전압 회로(Band-gap reference circuit), 오차 증폭기(Error amplifier), 비교기(Comparator circuit)가 하나의 블록으로 구성되어 있다. 삼각파 발생기는 그라운드부터 전원 전압(Vdd:3.3V)까지 출력 진폭 범위를 갖는 1.2MHz 발진 주파수를 가지며, 비교기는 2단 연산 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 DC gain과 $64^{\circ}$ 위상 여유를 갖도록 설계하였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 대한전자공학회논문지TC
• /
• 제42권2호
• /
• pp.87-92
• /
• 2005

본 논문에서는 증폭기의 구동 전력을 조절하는 회로와 PBG 구조를 이용하여 전력 증폭기의 전력효율의 증가와 혼변조 왜곡 성분을 감소하게 하였다. 입력 RF 신호의 크기에 따라서 게이트의 DC 전압을 조절하였고, 전력 증폭기의 출력 정합회로에 PBG를 추가하였다. 본 논문에서 제안한 전력 증폭기의 경우 기존의 전력 증폭기와 비교 하였을 때 혼변조 왜곡성분은 3dBc 개선되었고, 평균 전력효율은 $35.54\%$ 개선되었다.

• 한국정밀공학회지
• /
• 제11권6호
• /
• pp.50-56
• /
• 1994

A DC generator control system was designed to control the torque of a rotating shaft precisely. The control system is composed of a strain gage type torque cell, a torque cell amplifier, a computer, a D/A converter, a error detector, a DC voltage amplifier and a resistor. The response test under unit step input and the dynamic stability test for the designed control system were carried out. It was confirmed that the settling time from the response test is about 4 s and the error from the dynamic stability test is less than 0.06% of rated output of torque cell. The designed control system may be used to control a DC generator which may be used to apply torque to a rotating shaft.

• 대한전자공학회논문지
• /
• 제12권2호
• /
• pp.43-46
• /
• 1975

쵸퍼형DC증폭기의 AC증폭기의 인력신호는 일련의 단형연이다. 따라서 이 때의 AC증폭기의 동작은 정장파신호에 대한 그것과 큰 차이가 있다. 본 논문은 단형파에 대한 AC증폭기의 각단에서의 파형의 찌그러짐에 대한 해석을 하여 쵸퍼용AC증폭기의 설계상의 문제점을 고찰한 것이다. 각증폭단의 시정수가 동일한 경우에는 각단의 신호파형은 모두 지수감쇠속형파로 되며, 시정수가 다를 경우에는 여러개의 지수감쇠구형파의 합성파로 된다. In a chopper amplifier the input signal of the AC amplifier is a train of square-waves. In the rase of square-wave the operatiom of AC amplifier is much different from that of ordinary sinusoidal wave. In this paper for the purpose of contributing to the design of chopper amplifier destortions of waveforms in the amplifier were investigated. When the time constant of each stage is equal the waveform in each stave apppears as square wave whose top is exponentially decaying. And when each stave has different time constant the waveform in n-th stage is composed of n-square waves whose tops are exponentially decaying.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.7-12
• /
• 2004

본 논문에서는 0.1 $\mum$ InGaAs/InAlAs/GaAs Metamorphic HEMT (High Electron Mobility Transistor)를 이용하여 DC~45 GHz 대역의 광대역 MIMIC(Millimeter-wave Monolithic Integrated Circuit) 분산 증폭기를 설계 및 제작하였다. MIMIC 증폭기의 제작을 위해 Metamorphic HEMT(MHEMT)를 설계 및 제작하였으며, 제작된 MHEMT는 드레인 전류 밀도 442 mA/mm, 최대 전달컨덕턴스(Gm)는 409 mS/mm를 얻었다. RF 특성으로 fT는 140 GHz fmax는 447 GHz의 양호한 성능을 나타내었다. 광대역 MIMIC 분산 증폭기의 설계를 위해 MHEMT의 소신호 모델과 CPW 라이브러리를 구축하였으며, 이를 이용하여 MIMIC 분산 증폭기를 설계하였다. 설계된 분산 증폭기는 본 연구에서 개발된 MHEMT MIMIC 공정을 이용하여 제작하였으며, MIMIC 분산 증폭기의 측정결과, DC ~ 45 GHz대역에서 6 dB 이상의 S21 이득을 얻었으며, 입력반사 계수는 45 GHz에서 -10 dB, 출력반사계수는 -7 dB의 특성을 나타내었다. 제작된 분산 증폭기의 칩 크기는 2.0 mm$\times$l.2 mm다.

• 대한전자공학회논문지TC
• /
• 제44권4호
• /
• pp.28-39
• /
• 2007

본 논문에서는 저잡음 증폭기 (LNA)를 위한 새로운 구조의 프로그램 가능한 고주파 검사용 설계회로 (RF DFT)를 제안한다. 개발된 RF DFT 회로는 DC 측정만을 이용하여 LNA의 RF 변수를 측정할 수 있으며, 최근의 RFIC 소자에 매우 유용하다. DFT 회로는 프로그램 가능한 커패시터 뱅크 (programmable capacitor banks)와 RF 피크 검출기를 가진 test amplifier를 포함하며, 측정된 출력 DC 전압을 이용하여 입력 임피던스와 전압이득과 같은 LNA 사양을 계산할 수 있다. 이러한 온 칩 DFT 회로는 GSM, Bluetooth 및 IEEE802g 표준에 이용할 수 있는 3가지 주파수 대역, 즉 1.8GHz, 2.4GHz, 5.25GHz용 LNA에서 사용할 수 있도록 자체적으로 프로그램 할 수 있다. 이 회로는 간단하면서도 저렴하다

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.565-566
• /
• 2008

The high efficiency power management IC(PMIC) for Moblie application is proposed in this paper. PMIC is controlled with PWM control method in order to have high power efficiency at high current level. The saw-tooth generator is made to have 1.2 MHz oscillation frequency and full range of output swing from ground to supply voltage(VDD:3.3V). The comparator is designed with two stage OP amplifier. And the error amplifier has 70dB DC gain and $64^{\circ}$ phase margin. DC-DC converter, based on Voltage-mode PWM control circuits, achieved the high efficiency near 95% at 100mA output current. DC-DC converter is designed with LDO in stand-by mode which fewer than 1mA for high efficiency.

• Transactions on Electrical and Electronic Materials
• /
• 제14권5호
• /
• pp.235-241
• /
• 2013

A low power CMOS control circuit is applied in an integrated DC-DC buck converter. The integrated converter is composed of a feedback control circuit and power block with 0.35 ${\mu}m$ CMOS process. A current-sensing circuit is integrated with the sense-FET method in the control circuit. In the current-sensing circuit, a current-mirror is used for a voltage follower in order to reduce power consumption with a smaller chip-size. The N-channel MOS acts as a switching device in the current-sensing circuit where the sensing FET is in parallel with the power MOSFET. The amplifier and comparator are designed to obtain a high gain and a fast transient time. The converter offers well-controlled output and accurately sensed inductor current. Simulation work shows that the current-sensing circuit is operated with an accuracy of higher than 90% and the transient time of the error amplifier is controlled within $75{\mu}sec$. The sensing current is in the range of a few hundred ${\mu}A$ at a frequency of 0.6~2 MHz and an input voltage of 3~5 V. The output voltage is obtained as expected with the ripple ratio within 1%.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 추계학술대회
• /
• pp.104-106
• /
• 2018

The harmonics and the DC offset in the grid can cause serious synchronization problems for grid connected inverters (GCIs) which leads not able to satisfy the IEEE 519 and p1547 standards in terms of phase and frequency variations. In order to guarantee the smooth and reliable synchronization of GCIs with the grid, Phase Locked Loop (PLL) is the crucial element. Typically, the performance of the PLL is assessed to limit the grid disturbances e.g. grid harmonics, DC Offset and voltage sag etc. To ensure the quality of GCI, the PLL should be precise in estimating the grid amplitude, frequency and phase. Therefore, in this paper a novel Robust PLL technique called Digital Lock-in Amplifier (DLA) PLL is proposed. The proposed PLL estimate the frequency variations and phase errors accurately even in the highly distorted grid voltage conditions like grid voltage harmonics, DC offsets and grid voltage sag. To verify the performance of proposed method, it is compared with other six conventional used PLLs (CCF PLL, SOGI PLL, SOGI LPF PLL, APF PLL, dqDSC PLL, MAF PLL). The comparison is done by simulations on MATLAB Simulink. Finally, the experimental results are verified with Single Phase GCI Prototype.

• 한국통신학회논문지
• /
• 제13권3호
• /
• pp.216-220
• /
• 1988

GaAs MESFET을 사용한 12GHz저잡음 증폭기를 MIC로 설계하였다. 증폭기의 입출력 결합은 칩 캐패시터와 대칭구조의 DC블록을 포함시켜 각기 실현하였다. 실험을 통하여 칩 캐패시터를 사용하는 경우 11.8-12.1GHz에서 8-11dB의 이득을 얻었으며 DC 블록을 포함하는 경우 12.16-12.19GHz에서 16-18dB의 이득을 나타내는 비교 결과를 얻었다.