• 전력전자학회논문지
• /
• 제14권5호
• /
• pp.343-354
• /
• 2009

본 논문에서는 집적 가능한 전력변환기 제작을 위하여 자화 소자가 없는 전력용 직류-직류 변환기를 제안하였다. 자화 소자가 없는 대신, 압전 트랜스듀서의 유도성 임피던스 구간을 사용함으로써 에너지 저장 및 소프트 스위칭을 위한 공진파형을 구현하였다. 압전소자는 권선이 없고 전극을 사용하여 전력을 전달하므로, 반도체 공정을 통한 대량생산이 가능한 장점이 있다. 본 논문에서는 압전 트랜스듀서를 적용가능한 승압형 공진형 직류-직류 변환 회로를 제안하고, 동작모드 및 주파수 제어 특성을 분석하였다. 또한, 단일 컨버터를 확장한 다중 직렬형 토폴로지를 살펴보고, 동일하게 주파수 제어 특성을 분석하였다. 분석 결과를 검증하기 위하여 10W 출력 직류-직류 전력변환기 하드웨어를 제작하였다. 또한 확장형 다중 직렬 컨버터 하드웨어를 제작하여 검증하였다. 단일 컨버터와 동일하게 주파수 제어 특성을 보였으며, 전력변환기로 매우 우수한 효율 성능을 보임을 알 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.23-24
• /
• 2010

본 논문에서 설계한 3kW급 절연형 DC/DC 컨버터는 전기 버스의 주 동력원인 고전압 배터리로부터 차량의 전장시스템에 저전압 전원을 공급한다. 이 전력변환에는 고전압 배터리측과 저전압 배터리측의 절연이 반드시 필요하기 때문에 고주파 변압기를 사용한 절연형 DC/DC 컨버터가 일반적으로 사용된다. 따라서 ZVS 동작이 가능한 위상천이 방식의 풀-브리지 컨버터를 선정하였다. 본 논문에서 사용된 전력변환장치는 차량시스템에 적용하기 적합한 프리스케일사의 32-Bit DSP인 MPC5553 기반의 제어기를 이용한 실험을 통해 타당성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제42권2호
• /
• pp.1-8
• /
• 2005

System-on-glass를 위해 poly-Si TFT로 면적이 작으면서도 리플전압을 최소화한 DC-DC 전압 변환회로를 개발하였다. 전압 변환회로는 전하 펌핑 회로, 문턱전압 변화를 보상한 비교기, 오실레이터, 버퍼, 다중 위상 클럭을 만들기 위한 지연 회로로 구성된다. 제안한 다중 위상 클럭킹을 적용함으로써 클럭 주파수 또는 필터링 캐패시터의 증가 없이도 낮은 출력 리플전압을 얻음으로써 DC-DC 변환기의 면적을 최소화 하였다. 제안한 DC-DC 변환회로를 제작하여 측정한 결과 $R_{out}=100k\Omega,\;C_{out}=100pF$, 그리고 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서의 리플전압은 각각 590mv와 215mv인 반면 4-위상 클럭킹을 적용한 구조에서는 123mV이다. 그리고 50mV의 리플전압을 가지기 위해 필요한 필터링 캐패시터의 크기는 $I_{out}=100uA$와 $f_{clk}=1MHz$에서 Dickson 구조와 기존의 cross-coupled 구조에서는 각각 1029pF와 575pF인 반면 4-위상과 6-위상 클럭킹을 적용한 구조에서는 단지 290pF와 157pF만이 각각 요구된다. 구조별 효율로는 Dickson 구조의 전하 펌프에서는 $59\%$, 기존의 cross-coupled 구조와 본 논문에서 제안한 4-위상을 적용한 cross-coupled 구조의 전하 펌프에서는 $65.7\%$와 $65.3\%$의 효율을 각각 가진다.

• 한국전자파학회논문지
• /
• 제15권7호
• /
• pp.730-735
• /
• 2004

본 논문에서는 WCDMA단말기 직접변환 수신기에서 DC 오프셋 발생원인과 DC 오프셋에 의한 시스템 성능열화에 대해 언급하고, QPSK(Quadrature Phase Shift Keying)변조 방식에서 DC오프셋 값에 의한 성능 열화를 시뮬레이션을 통해 확률 오류에 대한 $E_{b}/N_{o}$ 값으로 나타내었다. DC 오프셋 제어 회로를 추가한 단말기 직접변환 RF 트랜시버 보드를 구현하여 WCDMA(Wideband Code Division Multiple Access) 테스트 베드를 구축하고, DC 오프셋 변화량에 따른 복조기 수신 성능을 $E_{c}/I_{o}$ 값을 이용하여 평가 및 분석하였다. 분석 및 시스템 시험 결과를 통해 시스템 성능열화 방지를 위한 DC 오프셋 관련 최소 성능 요구규격을 제시하였다.

• 한국항공우주학회지
• /
• 제41권1호
• /
• pp.79-84
• /
• 2013

DC/DC 컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시키는 효율이 높은 전력변환기이다. DC/DC 컨버터는 PWM-IC(펄스폭 변조 집적회로) 제어기, MOSFET(산화물-반도체 전계 효과 트랜지스터), 인덕터, 콘덴서 등으로 구성되어있다. 코발트 60 ($^{60}Co$) 저준위 감마발생기를 이용한 TID실험에서 방사선의 영향으로 PWM-IC의 전기적 특성중에 문턱전압과 옵셋전압이 증가되고, SEL에 적용된 4종류의 중이온 입자는 PWM-IC의 파형을 불안정하게 만든다. 또한, 입/출력관계의 파형을 SPICE 시뮬레이션 프로그램으로 관찰하였다. PWM-IC의 TID 실험은 30 Krad 까지 수행하였으며, SEL 실험을 제어보드를 구현한 후 LET($MeV/mg/cm^2$)별 cross section($cm^2$)으로 연구하였다.

• 한국전자통신학회논문지
• /
• 제3권3호
• /
• pp.165-169
• /
• 2008

계측 및 측정분야에 사용되는 아날로그-디지털 변환기는 우수한 선형성과 무시할 만큼 적은 dc 오프셋 특성을 갖으면서 높은 정밀도를 요구한다. 증분형 변환기는 전형적인 ${\Delta}{\Sigma}$ 변환기의 대부분의 장점을 보유하면서 측정 응용분야에 적합한 해법을 제공한다. 또한 이러한 형태의 변환기는 오프셋 조정이 필요 없이 정확한 변환을 할 수 있다. 대부분 이전의 증분형 변환기에 관한 연구는 단일-채널과 dc 신호 응용에 초점을 맞추었으며 20 비트 이상의 해상도보다 더 정확한 데이터 변환을 할 수 초정밀 데이터 변환에 관한 연구도 있었다. 본 논문에서는 협대역 ac 신호를 변환시켜 주는 다중화 증분형 데이터 변환기의 구현 기술을 제안한다. 또한 다중화 증분형 데이터 변환기의 SQTNR을 최적화하는 설계 방법을 제안한다. 동작 원리, 토폴로지, 그리고 디지털 decimation 필터 설계에 대해 논의한다. 시뮬레이션 결과를 통해 제안한 이론에 대한 우수성을 검증한다.

• 한국컴퓨터정보학회논문지
• /
• 제9권3호
• /
• pp.127-133
• /
• 2004

본 연구에서 개발하고자 하는 기기는 K형 열전대를 이용하여 온도를 제어 할 수 있는 온도제어 시스템으로써, 안정된 전압 레귤레이터, 22Bit 디지털 변환기와 분해능이 22Bit로 이루어졌다. 미소 전압을 25배 증폭 할 수 있게 하였고, 0～1200도 사이의 온도를 DC 0.1V～DC 4.7V내에서 제어하도록 설계하였다. PIC16C74로 Micro-controller의 software와 hardware의 블록 다아이 그램을 고안하였으며, VFD기능과 Power Block간에 인터페이스가 가능하도록 구성하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.599-600
• /
• 2008

This paper presents a high performance DC-DC boost converter by current-mode control method. As load current change, the converter change PWM/PFM operation automatically. current-mode DC-DC boost converter is implemented in a standard $0.35{\mu}m$ CMOS process. The peak efficiency was 94 % with a switching frequency of 1.2MHz.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.537-538
• /
• 2008

A step-down DC-DC converter with On-chip Compensation for battery-operated portable electronic devices which are designed in 0.18um CMOS standard process. In an effort to improve low load efficiency, this paper proposes the PFM (Pulse Frequency modulation) voltage mode 1MHz switching frequency step-down DC-DC converter with on-chip compensation. Capacitor multiplier method can minimize error amplifier compensation block size by 20%. It allows the compensation block of DC-DC converter be easily integrated on a chip and occupy less layout area. But capacitor multiplier operation reduces DC-DC converter efficiency. As a result, this converter shows maximum efficiency over 87% for the output voltage of 1.8V (input voltage : 3.3V), maximum load current 500mA, and 0.14% output ripple voltage. The total core chip area is $mm^2$.

• 한국통신학회논문지
• /
• 제42권4호
• /
• pp.864-870
• /
• 2017

본 논문은 넓은 부하 전류를 요구하는 휴대 기기에서 사용될 목적으로 주파수 전압 변환을 이용하여 모드 제어 가능한 듀얼 모드 벅 변환기를 설명한다. 기존의 히스테스테릭 벅 변환기의 문제인 저 부하에서의 PLL 보상 및 효율 저하를 제안하는 듀얼 벅 변환기의 개선된 PFM 모드를 통해 해결한다. 또한 기존의 듀얼 모드 벅 변환기의 주요 회로인 모드 제어기에서의 부하 변화 감지의 어려움과 느린 모드 전환 속도를 제안하는 모드 제어기로 개선 시킨다. 제안하는 모드 제어기는 최소 1.5us의 모드 전환 시간을 가진다. 제안하는 DC-DC 벅 변환기는 $0.18{\mu}m$ CMOS 공정에서 설계하였으며 칩 면적은 $1.38mm{\times}1.37mm$이다. 기생 소자를 포함한 인덕터와 커패시터를 고려한 후 모의실험 결과는 1~500mA의 부하 전류 범위에서 입력 전압을 2.7~3.3V를 가지며 PFM 모드는 65mV이내, 히스테리틱 모드에서는 고정된 스위칭 주파수 상태에서 16mV의 출력 리플 전압을 가지는 1.2V의 출력 전압을 생성한다. 제안하는 듀얼 모드 벅 변환기의 최대 효율은 80mA에서 95%를 나타내며 해당 전체 부하 범위에서 85% 이상의 효율을 지닌다.