• 한국통신학회논문지
• /
• 제28권9A호
• /
• pp.694-701
• /
• 2003

본 논문에서는 CDMA2000 1X용 스마트 안테나 기지국을 구현하고 기지국 각 모듈의 구조와 새로운 기능을 소개한다. 구현된 스마트 안테나 기지국은 배열안테나, 주파수 상/하향 변환기, ADC/DAC, 확산기/역확산기, 길쌈 부호기/비터비 복호기, 탐색기, 추적기, 빔포머, 캘리브레이션(calibration) 등 여러 종류의 서브 시스템으로 구성되는 복합 시스템이다. 캘리브레이션 과정을 거친 후 순방향과 역방향 링크에서 원하는 빔패턴이 생성됨을 실험을 통해서 확인하였다. 또한, 본 논문의 스마트 안테나 기지국에 채택된 적응 알고리즘이 가입자당 4개의 핑거를 지원하는데 충분한 속도와 정확성을 가짐을 확인 하였으며, PCS 대역의 상용 단말기를 사용한 실험을 통해 제안된 스마트 안테나 기지국이 기존의 다이버시티 기지국에 비해 우수한 성능을 가짐을 FER(Frame Error Rate)로 확인하였다.

• ETRI Journal
• /
• 제44권6호
• /
• pp.885-902
• /
• 2022

The mmWave cell-free massive MIMO (CFmMIMO), combining the advantages of wide bandwidth in the mmWave frequency band and the high- and uniform-spectral efficiency of CFmMIMO, has recently emerged as one of the enabling technologies for 6G. In this paper, we propose a novel framework for energy-efficient mmWave CFmMIMO systems that uses low-resolution digital-analog converters (DACs) and phase shifters (PSs) to introduce lowcomplexity hybrid precoding. Additionally, we propose a heuristic pilot allocation scheme that makes the best effort to slash some interference from copilot users. The simulation results show that the proposed hybrid precoding and pilot allocation scheme outperforms the existing schemes. Furthermore, we reveal the relationship between the energy and spectral efficiencies for the proposed mmWave CFmMIMO system by modeling the whole network power consumption and observe that the introduction of low-resolution DACs and PSs is effective in increasing the energy efficiency by compromising the spectral efficiency and the network power consumption.

• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.691-698
• /
• 2008

본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

• 한국통신학회논문지
• /
• 제30권4C호
• /
• pp.230-238
• /
• 2005

직교 주파수 분할 다중 접속(orthogonal frequency division multiplexing: OFDM) 시스템은 여러 부 반송파를 사용해 정보를 전송하기 때문에 각 부 반송파가 동위상으로 겹치면 최고 대 평균 전력 비율이 (peak-to-average power ratio: PAR) 커진다. 이 논문에서는 최고 줄임 톤을 (peak reduction tone: PRT) 사용한 PAR 감소 기법 가운데 하나로 부분 톤 선택 사상 (selective mapping of partial tones: SMOPT) 기법을 제안한다. 제안한 SMOPT 기법은 반복 수렴 알고리즘을 사용한 기존의 톤 예약 (tone reservation: TR) 기법보다 적은 복잡도로 구현이 가능하고, 최고 감소 부 반송파 위치에 덜 민감하다. 또한 병렬 구성이 가능하여 알고리즘 수행 시간을 단축 할 수 있다. 이 논문에서는 이를 검증하기 위해 두 가지 사례에 대한 모의실험 환경을 구성하고, 이에 따른 복잡도와 첨두 감소 부 반송파 위치, 그리고 송신 전력에 따른 PAR 감소 성능과 비트 오류율 (bit error rate: BER) 성능을 비교 분석한다.

• 한국정보통신학회논문지
• /
• 제9권5호
• /
• pp.1073-1081
• /
• 2005

본 논문은 상위 7비트와 하위 3비트의 segmented 전류원 구조로서 최적화 된 binary-thermal decoding 방식을 이용한 3.3v 10비트 CMOS D/A 변환기를 제안한다. segmeted 전류원 구조와 최적화 된 binary-thermal decoding 방식을 D/A 변환기가 지니므로 가질 수 있는 장점은 디코딩 논리회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 0.35um CMOS n-well 표준공정을 이용하여 제작되었으며, 유효 칩면적은 $0.953mm^2$ 이다. 설계된 칩의 상승/하강시간, 정작시간 및 INL/DNL은 각각 1.92/2.1 ns, 12.71 ns, ${\pm}2.3/{\pm}0.58$ LSB로 나타났다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 224mW의 전력소모가 측정되었다.