• 제목/요약/키워드: Current offset

검색결과 410건 처리시간 0.024초

저전압 기준전압 발생기를 위한 시동회로 (Robust Start-up Circuit for Low Supply-voltage Reference Generator)

  • 임새민;박상규
    • 전자공학회논문지
    • /
    • 제52권2호
    • /
    • pp.106-111
    • /
    • 2015
  • 일반적으로 기준전압 생성기는 쌍안정성을 가지므로 이를 올바른 상태에서 동작시키기 위해서는 적절한 시동회로가 필요하다. 본 논문에서는 저전압 기준전압 발생기를 위한 새로운 시동회로를 제안한다. 제안한 시동회로는 기준전압발생기의 상태를 결정하기 위하여 기준전압 발생기의 BJT에 흐르는 전류를 측정한다. 기준전압발생기가 올바른 상태에 있을 때 이 전류가 가지는 값은 잘 정의되므로 이를 통하여 회로의 상태를 신뢰성 있게 결정할 수 있다. 전류는 내부에 오프셋 전압을 갖는 비교기를 이용하여 측정하였다. 130nm CMOS 공정을 이용하여 설계를 하였으며, 레이아웃에서 추출한 기생 성분을 포함하는 Monte-Carlo 시뮬레이션을 통해 회로의 성능을 검증 하였다. 제안된 시동회로를 사용하는 기준전압발생기에 850mV 이상의 전원 전압이 가해질 경우, 소자에 미스매치가 있더라도 안정적으로 기준전압 생성기가 시동하는 것을 확인하였다.

기초지반의 침하가 계단식 보강토 옹벽의 거동에 미치는 영향 (Behavior of Geosynthetic Reinforced Modular Block Walls with Settlement of Foundation)

  • 유충식;정혜영;송아란
    • 한국지반신소재학회논문집
    • /
    • 제4권4호
    • /
    • pp.13-21
    • /
    • 2005
  • 본 논문에서는 계단식 보강토 옹벽의 거동에 미치는 기초지반 침하의 영향에 관한 연구내용을 다루었다. 이를 위해 국내에서 기 시공된 현장 계단식 보강토 옹벽의 설계단면을 일반화하여 기본적인 설계단면을 설정하고, 검증된 유한요소모델을 이용하여 기초지반의 조건 및 상단의 이격거리에 대한 매개변수연구를 실시하였다. 그 결과 기초지반의 강성저하로 인해 기초지반의 침하와 아울러 보강토체의 강체이동이 발생하며, 이는 외적안정성을 감소시켜 벽체의 수평변위 및 유발인장력이 증가되는 원인으로 작용할 뿐만 아니라 하단옹벽의 내적안정성 저하의 원인으로도 작용하는 것으로 나타났다. 또한 상단의 이격거리가 증가함에 따라 하단의 벽체 변위와 유발인장력은 감소하는 양상을 나타냈으나 이격거리가 크지 않은 경우 상단옹벽 처리기준의 차이에도 불구하고 그 감소폭이 적어 상단옹벽의 영향평가 기준에 대한 추가 연구가 필요한 것으로 나타났다. 본 고에서는 이러한 연구 결과를 토대로 현 FHWA 설계기준설계기준의 타당성을 검토하였으며, 해석적 결과에 근거하여 불량한 기초 지반 조건하에 시공되는 옹벽에 대한 설계 주안점을 제시하였다.

  • PDF

Online condition assessment of high-speed trains based on Bayesian forecasting approach and time series analysis

  • Zhang, Lin-Hao;Wang, You-Wu;Ni, Yi-Qing;Lai, Siu-Kai
    • Smart Structures and Systems
    • /
    • 제21권5호
    • /
    • pp.705-713
    • /
    • 2018
  • High-speed rail (HSR) has been in operation and development in many countries worldwide. The explosive growth of HSR has posed great challenges for operation safety and ride comfort. Among various technological demands on high-speed trains, vibration is an inevitable problem caused by rail/wheel imperfections, vehicle dynamics, and aerodynamic instability. Ride comfort is a key factor in evaluating the operational performance of high-speed trains. In this study, online monitoring data have been acquired from an in-service high-speed train for condition assessment. The measured dynamic response signals at the floor level of a train cabin are processed by the Sperling operator, in which the ride comfort index sequence is used to identify the train's operation condition. In addition, a novel technique that incorporates salient features of Bayesian inference and time series analysis is proposed for outlier detection and change detection. The Bayesian forecasting approach enables the prediction of conditional probabilities. By integrating the Bayesian forecasting approach with time series analysis, one-step forecasting probability density functions (PDFs) can be obtained before proceeding to the next observation. The change detection is conducted by comparing the current model and the alternative model (whose mean value is shifted by a prescribed offset) to determine which one can well fit the actual observation. When the comparison results indicate that the alternative model performs better, then a potential change is detected. If the current observation is a potential outlier or change, Bayes factor and cumulative Bayes factor are derived for further identification. A significant change, if identified, implies that there is a great alteration in the train operation performance due to defects. In this study, two illustrative cases are provided to demonstrate the performance of the proposed method for condition assessment of high-speed trains.

전류펌핑 알고리즘을 이용한 클락 동기용 CMOS PLL 설계 (Design of a CMOS PLL with a Current Pumping Algorithm for Clock Syncronization)

  • 성혁준;윤광섭;강진구
    • 한국통신학회논문지
    • /
    • 제25권1B호
    • /
    • pp.183-192
    • /
    • 2000
  • 본 논문에서는 전류펌핑 알고리즘을 이용한 클락 동기용 3.3V 단일 공급 전압하에서 3-250MHz 입력 록킹 범위를 갖는 2중 루프 구조의 CMOS PLL 회로를 설계하였다. 본 논문은 전압 제어 발진기 회로의 전압대 주파수의 선형성을 향상시키기 위한 전류펌핑 알고리즘을 이용한 PLL 구조를 제안한다. 설계된 전압 제어 발진기 회로는 75.8MHz-1GHz 의 넓은 주파수 범위에서 높은 성형성을 가지고 동작한다. 또한, 록킹 되었을 때 루프 필터 회로를 포함한 저하 펌프 회로의 전압 변동 현상을 막는 위상 주파수 검출기 회로를 설계하였다. 0.6$\mu\textrm{m}$ N-well single-poly triple metal CMOS 공정을 사용하여 모이 실험 한 결과, 125MHz의 입력 주파수를 갖고 1GHz의 동작 주파수에서 3.5$\mu\textrm{s}$의 록킹 시간과 92mW의 전력 소모를 나타내었다. 측정 결과 V-I 컨버터 회로를 포함한 VCO 회로의 위상 잡음은 100kHz의 옵셋 주파수에서 -100.3dBc/Hz를 나타내었다.

  • PDF

65nm CMOS 공정을 이용한 전압제어발진기와 고속 4분주기의 설계 (A Design of Voltage Controlled Oscillator and High Speed 1/4 Frequency Divider using 65nm CMOS Process)

  • 이종석;문용
    • 전자공학회논문지
    • /
    • 제51권11호
    • /
    • pp.107-113
    • /
    • 2014
  • 60GHz 무선 통신 시스템에 적용 가능한 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계했다. 전압제어 발진기는 전류소스와 NMOS 차동쌍 LC구조로 설계하였으며 분주기는 차동 인젝션 록킹 구조에 베렉터를 추가하여 동작주파수 범위를 조절할 수 있는 구조로 설계했다. 전압 제어 발진기와 분주기에 모두 전류소스를 추가하여 전원잡음에 따른 위상잡음 특성을 개선하였다. 전압 제어 발진기는 64.36~67.68GHz의 동작범위가 측정됐고, 고속 4분주기는 전압 제어 발진기의 동작범위에 대해 정확한 4분주가 가능하며 5.47~5.97dBm의 높은 출력전력이 측정됐다. 분주기를 포함한 전압제어 발진기의 위상잡음은 1MHz 오프셋 주파수에서 -77.17dBc/Hz이고 10MHz 오프셋 주파수에서 -110.83dBc/Hz이다. 소모전력은 전원전압 1.2V에서 38.4mW 이다 (VCO 포함).

2.4 GHz 도플러 레이다의 주파수 조정을 통한 이동체 거리 센싱 (Distance Sensing of Moving Target with Frequency Control of 2.4 GHz Doppler Radar)

  • 백경진;장병준
    • 한국전자파학회논문지
    • /
    • 제30권2호
    • /
    • pp.152-159
    • /
    • 2019
  • 도플러 레이다는 단일 주파수의 정현파를 이용하므로 움직이는 이동체의 속도만을 측정할 수 있다고 알려져 있다. 일반적으로 이동체의 거리를 측정하기 위해서는 FMCW 레이다나 펄스 레이다를 이용하여야 하는데, 이 경우 하드웨어 구성 및 신호처리가 복잡할 뿐만 아니라, 주파수 대역폭을 넓게 사용하기 때문에 24 GHz나 77 GHz 대역의 밀리미터파를 사용할 수밖에 없어 가격이 비싸다. 따라서 가격이 저렴한 도플러 레이다에서 다중 톤 주파수를 이용하여 이동체의 속도 외에 거리까지 센싱하는 연구가 시작되고 있다. 이에 본 연구에서는 2.4 GHz 도플러 레이다에 내장된 PLL만을 이용한 주파수 조정만으로도 이동체의 거리 센싱이 가능함을 보인다. 특히, 기존에 제안된 DC 기반의 거리 계산에서 필요한 DC 정보를 제거하고, 교류결합된 AC 정보만을 이용하여 거리를 센싱할 수 있음을 보인다. 제안된 기술은 2.4 GHz 대역의 이동체 식별용 특정소출력 무선기기 기술기준을 만족하므로 45 dBm EIRP 출력을 이용하여 이동체 거리 센싱이 필요한 다양한 응용이 가능하다.

단상 영구자석 동기 전동기의 가상 dq축 기반 초기 회전자 자극 검출 (Initial Rotor Polarity Detection of Single-phase Permanent Magnet Synchronous Motor Based on Virtual dq-axis)

  • 서승우;황선환;이기창
    • 전기전자학회논문지
    • /
    • 제24권4호
    • /
    • pp.1004-1010
    • /
    • 2020
  • 본 논문은 단상 영구자석 동기전동기의 초기 회전자 자극 검출 기법을 제안한다. 대상 전동기는 저속 및 정지 상태에서 역기전력을 기반으로 위치 정보를 얻을 수 없다. 따라서 초기 개루프 기동이 필요하며 이 과정에서 저 전류 및 소프트 기동을 위한 초기 회전자 위치 정보가 필요하다. 제안하는 초기 회전자 자극 검출 알고리즘의 경우 비대칭 공극의 영향 및 영구자석 자속의 영향을 고려하였으며, 고주파 전압 신호 주입을 기반으로 정확한 검출을 위한 오프셋 전압을 이용하였다. 이때 고주파 전압 신호로부터 유도된 고주파 전류의 경우 가상의 dq축을 이용하여 유도된 전류의 최댓값 취득을 통해 회전자 영구자석 자극을 판별한다. 본 논문에서는 센서리스 운전의 저전류 및 소프트 기동을 위해 제안된 초기 회전자 자극 검출 알고리즘을 홀센서 신호를 근거로 효용성 및 타당성을 다수의 실험을 통해 검증하였다.

자유무역협정에 대한 비관세장벽의 효과에 관한 실증연구: 한국의 자유무역협정과 체결 대상국의 수입규제조치에 대하여 (An Empirical Study on the Effects of Non-Tariff Barriers on FTAs: Regarding Import Control Measures of the Target Country on Korea's FTA)

  • 오대혁
    • 아태비즈니스연구
    • /
    • 제12권2호
    • /
    • pp.187-203
    • /
    • 2021
  • Purpose - The purpose of this study is to analyze the effects of non-tariff barriers on the Free Trade Agreement. Currently, it has achieved significant export effects by signing free trade agreements with many countries in Korea. However, most countries have implemented non-tariff barriers to protect their industries. This study analyzes the effects of non-tariff barriers in counterpart countries that have signed a free trade agreement. Design/methodology/approach - For analysis, first, prior studies were summarized, and second, the current status of free trade agreements and non-tariff barriers were identified. And, based on the current situation, the relationship between non-tariff barriers and export volume was analyzed. The targets of analysis are the United States, China, and Vietnam, which are Korea's three largest exporters. As for non-tariff barriers, anti-dumping tariffs, countervailing tariffs, and emergency import restrictions were analyzed as import regulatory measures. Findings - In the case of the United States, it can be seen that the decline in textiles, steel and electronics sectors is even greater. In the case of China, it can be seen that exports declined after imposing non-tariff barriers in the steel sector. Finally, it can be seen that exports declined after Vietnam implemented a non-tariff barrier on the steel sector. It was found that non-tariff barriers offset the effects of the Free Trade Agreement. Research implications or Originality - Currently, Korea has free trade agreements with numerous countries. However, after the free trade agreement entered into force, the number of annual average import regulation investigations for Korean products is on the rise. In the end, the implementation of non-tariff barriers is offsetting the effects of free trade agreements. Therefore, when signing a free trade agreement, it is necessary to thoroughly prepare for import regulatory measures such as the insertion of provisions of non-tariff barriers.

융복합 차량 수신기를 위한 광대역 전압제어 발진기 (Wideband CMOS Voltage-Controlled Oscillator(VCO) for Multi-mode Vehicular Terminal)

  • 최현석;;강소영;장주영;방재훈;오인열;박철순
    • 한국ITS학회 논문지
    • /
    • 제7권6호
    • /
    • pp.63-69
    • /
    • 2008
  • RF 송수신기 설계 분야에서 활발하게 연구하고 있는 융복합 단일칩 설계 기술은 차내 무선망을 위한 차량 무선 단말기에도 적용 가능하며, 이의 실현을 통하여 좀 더 경제적이고 소형화된 차내 융복합 시스템을 구현할 수 있다. 제안된 광대역 전압제어 발진기는 차내 무선망에 사용할 수 있는 표준인 CDMA, PCS, GSM850, 끌림, WCDMA, WLAN, Bluetooth, WiBro, S-DMB, DSRC, GPS, DVB-H/DMB-T/H(L Band) 등의 주파수 대역을 만족시킬 수 있도록 제안된 frequency planning을 따른다. 또한, cross-coupled된 트랜지스터 한 쌍과 MOS varactor에 PMOS를 채택함과 동시에, capacitor array에서는 differential 스위칭을 사용함으로써 위상잡음을 개선하였다. 측정결과, $5.3{\sim}6.0\;mW$의 전력을 소모하며, 주파수 대역은 $4.05{\sim}5.62\;GHz$ (33%의 tuning range)이고 위상잡음은 1 MHz의 offset 주파수에서 -117.16 dBc/Hz이며 이때 figure of merit (FOM)은 $180.5{\sim}180.8$이다.

  • PDF

Fractional-N PLL (Phase-Locked Loop) 주파수 합성기 설계 (Fractional-N PLL Frequency Synthesizer Design)

  • 김선철;원희석;김영식
    • 대한전자공학회논문지TC
    • /
    • 제42권7호
    • /
    • pp.35-40
    • /
    • 2005
  • 본 논문에서는 900MHz 대역 중저속 무선 통신용 칩에 이용되는 3차 ${\Delta}{\sum}$ modulator를 사용한 Fractional-N PLL 주파수 합성기를 설계 및 제작하였다 우수한 위상노이즈 특성을 얻기 위해 노이즈 특성이 좋은LC VCO를 사용하였다. 그리고 고착시간을 줄이기 위해서 Charge Pump의 펌핑 전류를 주파수 천이 값에 따라 조절할 수 있도록 제작하였고 PFD의 참조 주파수를 3MHz까지 높였다. 또한 참조 주파수를 높이는 동시에 PLL의 최소 주파수 천이 간격을 10KHz까지 줄일 수 있도록 하기위하여 36/37 Fractional-N 분주기를 제작하였다. Fractional Spur를 줄이기 위해서 3차 ${\Delta}{\sum}$ modulator를 사용하였다. 그리고 VCO, Divider by 8 Prescaler, PFD, 및 Charge Pump는 0.25um CMOS공정으로 제작되었으며, 루프 필터는 외부 컴포넌트를 이용한 3차RC 필터로 제작되었다. 그리고 Fractional-N 분주기와 3차 ${\Delta}{\sum}$ modulator는 VHDL 코드로 작성되었으며 Xilinx Spartan2E을 사용한 FPGA 보드로 구현되었다. 측정결과 PLL의 출력 전력은 약 -11dBm이고, 위상노이즈는 100kHz offset 주파수에서 -77.75dBc/Hz이다. 최소 주파수 간격은 10kHz이고, 최대 주파수 천이는 10MHz이고, 최대 주파수 변이 조건에서 고착시간은 약 800us이다.