• Transactions on Electrical and Electronic Materials
• /
• 제12권6호
• /
• pp.262-266
• /
• 2011

A simulation study of a current-mode direct current (DC)-DC boost converter is presented in this paper. This converter, with a fully-integrated power module, is implemented by using bipolar complementary metal-oxide semiconductor (BiCMOS) technology. The current-sensing circuit has an op-amp to achieve high accuracy. With the sense metal-oxide semiconductor field-effect transistor (MOSFET) in the current sensor, the sensed inductor current with the internal ramp signal can be used for feedback control. In addition, BiCMOS technology is applied to the converter, for accurate current sensing and low power consumption. The DC-DC converter is designed with a standard 0.35 ${\mu}m$ BiCMOS process. The off-chip inductor-capacitor (LC) filter is operated with an inductance of 1 mH and a capacitance of 12.5 nF. Simulation results show the high performance of the current-sensing circuit and the validity of the BiCMOS converter. The output voltage is found to be 4.1 V with a ripple ratio of 1.5% at the duty ratio of 0.3. The sensing current is measured to be within 1 mA and follows to fit the order of the aspect ratio, between sensing and power FET.

• 한국자기학회지
• /
• 제14권6호
• /
• pp.232-235
• /
• 2004

아날로그 형태의 신호를 전송하기에 적합한 특성을 보이는 선형 GMR(giant magnetoresistance) 아이솔레이터를 모델링하여 입력전류에 따른 출력전압과 전류를 조사하였다. GMR 아이솔레이터를 자기적 부분과 전기적 부분으로 나누고 선택된 스핀밸브 소자의 MR(magnetoresistance) 결과를 대입하여 출력전압을 구할 수 있는 순서도를 설정하였다. 자기적 모델링으로는 평판 코일의 3차원 모델을 FEM방법으로 해석하여 입력전류에 의해 생성되는 자장의 세기를 구하였으며, 여기에서 자기코어층이 있는 경우 50% 이상 더 커지는 결과를 얻었다. 그리고 아이솔레이터의 출력전압파형을 계산한 결과 입력 코일 전류에 따른 궤환 코일 전류가 $I_{out}$ = $I_{in}$ -5 mA의 선형함수와 비교시 평균 $\pm$0.25 mA 이내의 차이로 근사한 값으로 계산되었다. 또한 입력되는 코일 전류가 구형파일 때, 출력전압의 반응시간과 파형을 계산하였으며, 이때 최저전압에서 최대 전압까지 상승 및 하강하는 시간은 연산증폭 기의 slew rate가 0.3 V/${\mu}\textrm{s}$ 일 때, 최저전압에서 최대 전압까지 상승 및 하강하는 시간은 6 ${\mu}\textrm{s}$였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1093-1096
• /
• 2003

본 논문에서는, CMOS APS Image Sensor 내에 포함되어 회로의 면적을 줄인 새롭게 제안된 CMOS Bandgap Reference Bias Generator (BGR)를 온도 및 방사능에 대한 응답을 실험하였다. 제안된 BGR 회로의 설계 목표는 V/sub DD/는 2.5V이상이고, V/sub ref/는 0.75V ± 0.5mV 마진을 가지게 하는 것이다. 제안된 BGR회로는 Level Shifter를 갖는 Differential OP-amp단과 Feedback-Loop를 가지는 Cascode Current Mirror를 사용하여 저전압에서도 동작을 가능하게 하였으며, 높은 출력저항 특성을 가지도록 하였다. 제안된 BGR회로는 하이닉스 0.18㎛ ( triple well two-poly five-metal ) CMOS 공정을 이용하여 Test Chip을 제작하였다. 온도의 변화와 Co-60 노출조건 하에서 Total ionization dose (TID) effect된 BGR회로의 V/sub ref/를 측정하여, 이를 평가하였다. 온도에 대한 반응은, 25℃ 일 때의 V/sub ref/에 대해, 각각 45 ℃에서 0.128%. 70℃에서 0.768% 변화하였다. 그리고 온도가 25℃일 때 50krad와 100krad의 방사능을 조사 하였을 경우, V/sub ref/는 각각 2.466%, 그리고 4.612% 변화하였다.

• 융합신호처리학회논문지
• /
• 제7권2호
• /
• pp.81-86
• /
• 2006

본 논문에서는 새로운 개념의 공정 검출 회로를 제안하였다. 제안된 공정 검출 회로는 장채널 트랜지스터와 최소의 배선폭을 갖는 단채널 트랜지스터 사이의 공정변수의 차이를 비교한다. 이 회로는 공정 변이에 따라 발생하는 캐리어 이동도의 차이를 이용하여 이에 비례하는 차동 전류를 생성해 낸다. 이 방법에서는 고 이득 연산증폭기를 사용한 궤환 회로를 구현함으로써 두 개의 트랜지스터의 드레인 전압이 같아지도록 유지한다. 또한, 본 논문은 제안한 자기-바이어스 슈퍼 MOS 복합회로를 이용하여 고 이득 자기-바이어스 rail-to-rail 연산증폭기를 설계하는 새로운 방법을 소개한다. 설계된 연산증폭기의 이득은 단상의 $0.2V{\sim}1.6V$ 공통모드 범위에서 100dB 이상으로 측정되었다 최종적으로, 제안한 공정 검출 회로는 차동 VCO 회로에 직접 적용하였으며, 설계된 VCO 회로를 통해서 공정 검출 회로가 공정 코너들을 성공적으로 보상하고 광범위한 동작 영역에서 안정된 동작을 수행함을 확인할 수 있었다.